数字电子技术_触发器

数字电子技术_触发器

数字电子技术是一门研究使用数字信号发展、设计、分析和应用各种先进电子设备和系统的学科。其中，触发器是数字电路设计中的重要组成部分。触发器是一种在特定条件下改变其输出状态的双稳态多门数字电路。触发器可以存储单个比特的数据，并且能够与时钟信号同步，可以在特定时间点输入数据或改变输出状态。

触发器有许多应用，例如在计算机存储器、寄存器和计数器中，以及在嵌入式系统、通信系统和其它数字电子设备中都有广泛应用。本文将主要介绍常用的触发器种类、触发器的工作原理及其性能表现。

一、常见的触发器种类

1. RS触发器

RS触发器是最简单的触发器之一，它由两个输入端和两个输出端组成。其输入分别为R（reset）和S（set），输出分别为Q和Q’，其中Q’是Q的补码。当“S=0”和“R=0”时，触发器处于保持状态；而当“S=1”和“R=0”时，Q变为1；当“S=0”和“R=1”时，Q变为0；当“S=1”和“R=1”时，触发器处于不稳定状态，无法确定输出结果。

2. JK触发器

JK触发器也是常用触发器之一，它的结构类似于RS触发器。除“J”和“K”之外，它还有一个时钟输入。当时钟输入为上

升沿时，Q的输出状态会改变。如果“J=1”和“K=0”，则Q输出“1”；如果“J=0”和“K=1”，则Q输出“0”；如果“J=K=1”，则Q反转；如果“J=K=0”，则Q不改变。

3. D触发器

D触发器也是基于RS触发器的结构，只是将两个输入端“R”和“S”分别改为单独的输入“D”和时钟输入，以简化触发器的设

计和使用。当时钟输入为上升沿时，“D”所输入的数据被存储

在Q中。

4. T触发器

T触发器也是一种常用的触发器，它只有一个输入T和一

个时钟输入。当时钟输入为上升沿时，T触发器的输出将翻转。当T=0时，输出的状态不变，当T=1时，输出的状态翻转。

以上四种触发器是常见的触发器，它们都有自己的优缺点，可以根据实际情况选择设计和使用。

二、触发器的工作原理

触发器的工作原理可简单概括为输入端的变化会改变触发器的状态，而时钟输入会控制输出端的变化。不同的触发器工作原理有所不同，但都遵循这一基本规律。

1. RS触发器的工作原理

RS触发器的工作原理是：当“R=1”且“S=0”时，输出Q=0，Q’=1；当“S=1”且“R=0”时，输出Q=1，Q’=0；当R=S=1时，输

出Q和Q’都为1（不稳定状态）；当R=S=0时，输出Q和Q’

都保持原来状态。

2. JK触发器的工作原理

JK触发器的工作原理是：当“J=1”、“K=0”时，输出Q=1，Q’=0；当“J=0”、“K=1”时，输出Q=0，Q’=1；当“J=K=1”时，输

出Q和Q’都翻转；当“J=K=0”时，输出Q和Q’保持原来状态。

3. D触发器的工作原理

D触发器的工作原理是：当时钟触发时，输入端“D”的电

平高低将直接反映在输出端Q上，当时钟下降沿到来时，输出将保持输入时的状态。

4. T触发器的工作原理

T触发器的工作原理是：当T=1时，输出翻转；当T=0时，输出保持原状态。

三、触发器的性能

触发器有许多参数可以用来描述其性能，其中包括：保持时间、设置时间、时钟上升时间和保持电流。这些参数是数字电路设计者在选择触发器时需要考虑的重要因素。

保持时间指触发器与信号输入保持不变的最小时间，称为保持周期，即可确定触发器在两个时钟周期之间的稳定状态。

设置时间是触发器从输入变化到输出变化的最小时间，需要最短的时间将输入值传递到输出。

时钟上升时间是时钟信号从下降到上升的时间，也称为触发时间穿越，是保持时间和设置时间之间的值。

保持电流是监测器的静态电流，包括输入电流和输出电流，这是确定触发器电源电压和工作温度范围的关键因素。

结论：

触发器是数字电路设计中的重要部分，它们可以存储单个比特的数据，并且能够与时钟信号同步。常见的触发器有RS

触发器、JK触发器、D触发器和T触发器。

每种触发器有其优缺点，具体选用时需要考虑参数，如保持时间、设置时间、时钟上升时间和保持电流等。在数字电路设计中，选择合适的触发器和调整触发器的参数可以有效降低电路的功耗、提高电路的速度和减少误差率，从而提高系统整体的性能。

数字电子技术复习题

S?是（A） 1、由与非门组成的基本RS触发器不允许输入的变量组合R A、00 B、01 C、10 D、11 2、仅具有保持和翻转功能的触发器是（C） A、JK触发器 B、D触发器 C、T触发器 D、同步触发器 3、八输入端的编码器按二进制编码时，其输出端的个数是（B） A、2个 B、3个 C、4个 D、6个 4、用8421BCD码作为代码的计数器，至少需要的触发器个数是（C） A、2个 B、3个 C、4个 D、5个 5、按触发方式的不同，双稳态触发器可分为（B） A、高电平触发和低电平触发 B、电平触发或边沿触发 C、上升沿触发和下降沿触发 D、输入触发和时钟触发 6、四位移位寄存器构成扭环形计数器时，可构成（C）计数器。 A、模4 B、模6 C、模8 D、模10 7、下列叙述正确的是（D） A、译码器属于时序逻辑电路 B、寄存器属于组合逻辑电路 C、555定时器属于数字逻辑电路 D、计数器属于时序逻辑电路 8、不产生多余状态的计数器是（A） A、同步预置数计数器 B、异步预置数计数器 C、两种归零法都有 D、无法判断 9、关于存储器的叙述，正确的是（A） A、存储器是随机存储器和只读存储器的总称 B、存储器是计算机上的一种输入输出设备 C、计算机停电时随机存储器中的数据不会丢失 D、存储器都是用磁介质构成的 10、和其它ADC相比，双积分型ADC的转换速度（A） A、较慢 B、较快 C、极慢 D、无法判断 1、最基本的存储器件是（D） A、与门 B、或门 C、非门 D、触发器 2、具有置0、置1、保持和翻转四种功能的触发器是（A） A、JK触发器 B、D触发器 C、T触发器 D、同步触发器 3、三输入端的译码器，其输出端的个数通常是（C） A、3个 B、6个 C、8个 D、16个 4、用8421BCD码作为代码的计数器，至少需要的触发器个数是（C） A、2个 B、3个 C、4个 D、5个 5、按触发方式的不同，双稳态触发器可分为（B） A、高电平触发和低电平触发 B、电平触发或边沿触发 C、上升沿触发和下降沿触发 D、输入触发和时钟触发 6、四位移位寄存器构成环形计数器时，可构成（A）计数器。 A、模4 B、模6 C、模8 D、模10 7、下列叙述正确的是（B） A、译码器属于时序逻辑电路 B、计数器属于时序逻辑电路 C、555定时器属于数字逻辑电路 D、寄存器属于组合逻辑电路 8、同步时序逻辑电路和异步时序逻辑电路相比较，其差异在于后者（B） A、没有稳定性 B、没有统一的时钟脉冲控制 C、没有稳定状态 D、输出只与内部状态有差 9、下列触发器，没有约束条件的是（D） A、基本RS触发器 B、同步RS触发器 C、主从型RS触发器 D、边沿JK触发器 10、和其它ADC相比，双积分型ADC的转换速度（A） A、较慢 B、较快 C、极慢 D、无法判断

数字电子技术第6章习题及解答2

第6章习题解答 1. 电路如图6-1所示，试分析其功能。 （1）写出驱动方程、次态方程和输出方程； （2）列出状态表，并画出状态图和时序波形。 图6-1 题1图 z 解 （1）根据图6-1写出驱动方程 ' 1'21Q Q D =， 12Q D = 将其代入D 触发器的特性方程，得每一触发器的状态方程 '1'21*1Q Q D Q == 12*2Q D Q == 输出方程为 CP Q z ?=2 （2）由状态方程可列出状态表如表6-1所示。 按表00，可作出时序波形图如图6-2（b ）所示。 图6-2 题1状态图和波形图 CP Q 2Q 1 z (a ) (b )

2. 时序电路如图6-3所示。 （1）写出该电路的状态方程、输出方程； （2）列出状态表，画出状态图。 图6-3 题2图 解 （1）驱动方程 x K J ==11 122xQ K J == 将其代入JK 触发器的特性方程，的状态方程 2 1' 2 1*21 ' 1* 1)'('Q xQ Q xQ Q Q x xQ Q += += 输出方程 21Q xQ z = （2）假定一个现态，代入状态方程，得出对应的次态和输出状态，列表表示即得状态表，如表6-2所示。由此算出状态图，如图6-4所示。 表6-2 题2状态表 图6-4 题2的状态图

3. 某计数器的输出波形如图6-5所示，试确定该计数器是模几计数器，并画出状态图。 图6-5 题3图 CP Q A Q B Q C 解 由波形图画出状态图，Q C 为高位，Q A 为最低位。 010000001 100 011 101Q C Q B Q A 故该波形显示的计数器的计数模为六。 4. 分析如图6-6所示的同步时序电路。 图6-6 题4图 解 （1）有题图得到各级触发器的驱动方程为 ???????====3 4 231242' 3' 11)'(Q D Q D Q D Q Q Q Q D （2）列出状态方程为 ???????========3 4*4 23*312*242' 3' 11*1)'(Q D Q Q D Q Q D Q Q Q Q Q D Q 由驱动方程和状态方程可以确定，该电路是移位寄存器型时序电路，其电路的状态转移决定于第一级的驱动信号。 （3）状态表如表6-3所示，状态图如图6-7所示，状态图中的状态号用十进制数表示。 由状态图可以看出，该电路是移位寄存器型计数器，其模为六，电路具有自启动功能。

数字电子技术试卷试题答案汇总(完整版)

数字电子技术基础试卷试题答案汇总 一、 填空题（每空1分，共20分） 1、逻辑代数中3种基本运算是 ， ， 。 2、逻辑代数中三个基本运算规则 ， ， 。 3、逻辑函数的化简有 ， 两种方法。 4、A+B+C= 。 5、TTL 与非门的u I ≤U OFF 时，与非门 ，输出 ，u I ≥U ON 时，与非门 ，输出 。 6、组合逻辑电路没有 功能。 7、竞争冒险的判断方法 ， 。 8、触发器它有 稳态。主从RS 触发器的特性方程 ， 主从JK 触发器的特性方程 ，D 触发器的特性方程 。 二、 选择题（每题1分，共10分） 1、相同为“0”不同为“1”它的逻辑关系是 （ ） A 、或逻辑 B 、与逻辑 C 、异或逻辑 2、Y （A ，B ，C ，）=∑m （0，1，2，3）逻辑函数的化简式 （ ） A 、Y=AB+BC+ABC B 、Y=A+B C 、Y=A 3、 A 、Y=A B B 、Y 处于悬浮状态 C 、Y=B A + 4、下列图中的逻辑关系正确的是 （ ） =B A + =B A + =AB 5、下列说法正确的是 （ ） A 、主从JK 触发器没有空翻现象 B 、JK 之间有约束 C 、主从JK 触发器的特性方程是CP 上升沿有效。 6、下列说法正确的是 （ ） A 、同步触发器没有空翻现象 B 、同步触发器能用于组成计数器、移位寄存器。 C 、同步触发器不能用于组成计数器、移位寄存器。 7、下列说法是正确的是 （ ） A 、异步计数器的计数脉冲只加到部分触发器上 B 、异步计数器的计数脉冲同时加到所有触发器上 C 、异步计数器不需要计数脉冲的控制 8、下列说法是正确的是 （ ）

数字电子技术基础习题册答案

第7章 时序逻辑电路 【7-1】已知时序逻辑电路如图所示，假设触发器的初始状态均为0。 (1 )写出电路的状态方程和输出方程。 (2) 分别列出X =0和X =1两种情况下的状态转换表，说明其逻辑功能。 (3) 画出X =1时，在CP 脉冲作用下的Q 1、Q 2和输出Z 的波形。 1J 1K C11J 1K C1Q 1 Q 2 CP X Z 1 图 解： 1．电路的状态方程和输出方程 n 1n 2n 11n 1Q Q Q X Q +=+ n 2 n 11n 2Q Q Q ⊕=+ CP Q Q Z 21= 2．分别列出X =0和X =1两种情况下的状态转换表，见题表所示。逻辑功能为 当X =0时，为2位二进制减法计数器；当X =1时，为3进制减法计数器。 3．X =1时，在CP 脉冲作用下的Q 1、Q 2和输出Z 的波形如图(b)所示。 题表 Q Q Z 图(b) 【7-2】电路如图所示，假设初始状态Q a Q b Q c =000。

(1) 写出驱动方程、列出状态转换表、画出完整的状态转换图。 (2) 试分析该电路构成的是几进制的计数器。 Q c 图解： 1．写出驱动方程 1a a ==K J n c n a b b Q Q K J ?== n b n a c Q Q J = n a c Q K = 2．写出状态方程 n a 1n a Q Q =+ n a n a n a n a n c n a 1n b Q Q Q Q Q Q Q +=+ n c n a n c n b n a 1n b Q Q Q Q Q Q +=+ 3．列出状态转换表见题表，状态转换图如图(b)所示。 图7.2(b) 表7.2状态转换表 CP n a n b c Q Q Q 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 0 0 0 n 4．由FF a 、FF b 和FF c 构成的是六进制的计数器。 【7-3】在二进制异步计数器中，请将正确的进位端或借位端（Q 或Q ）填入下表

(完整版)数电选择题答案及详解

1 : 对于JK触发器，输入J＝0，K＝1，CLK脉冲作用后，触发器的次态应为（）。(2分） A:0 B:1 C:Q' D:不确定 您选择的答案: 正确答案： A 知识点：JK触发器的特性为：J=1，K=1时，Q状态为翻转，即Q= Q’ 2 : 已知Y=A+AB´+A´B,下列结果中正确的是（）(2分） A:Y=A B:Y=B C:Y=A+B D:Y=A´+B´ 您选择的答案: 正确答案： C 知识点：利用公式A+AB´=A和A+A´B=A+B进行化简 3 : (1001111)2的等值十进制数是（）(2分） A:97 B:15.14 C:83 D:79 您选择的答案: 正确答案：D 知识点：把二进制数转换为等值的十进制数，只需将二进制数按多项式展开，然后把所有各项的数值按十进制数相加。 4 : 图中为CMOS门电路，其输出为（）状态(2分）(对于CMOS门电路，输入端接负载时，输入电平不变) A:高电平 B:低电平 C:高阻态 D:不确定 您选择的答案: 正确答案： A 知识点：对于CMOS门电路，输入端接负载时，输入电平不变 5 : 四选一数据选择器的数据输出Y与数据输入Di和地址码Ai之间的逻辑表达式为Y=（）(2分） A:A1´A0´D0+ A1´A0D1+ A1A0´D2+ A1A0D3 B:A1´A0´D0 C: A1´A0D1 D:A1A0´D2 您选择的答案: 正确答案： A 知识点：四选一数据选择器的Y= A1´A0´D0+ A1´A0D1+ A1A0´D2+ A1A0D

6 : 一个同步时序逻辑电路可用（）三组函数表达式描述(2分） A:最小项之和、最大项之积和最简与或式 B:逻辑图、真值表和逻辑式 C:输出方程、驱动方程和状态方程 D:输出方程、特性方程和状态方程 您选择的答案: 正确答案： C 知识点：时序逻辑电路的逻辑关系需用三个方程即输出方程、驱动方程及状态方程来描述。 7 : (1010.111)2的等值八进制数是（）(2分） A:10. 7 B:12. 7 C:12. 5 D:10. 5 您选择的答案: 正确答案： B 知识点：把每三位二进制数分为一组，用等值的八进制数表示。 8 : 一位十六进制数可以用（）位二进制数来表示。(2分） A:1 B:2 C:4 D:16 您选择的答案: 正确答案： C 知识点： 9 : TTL同或门和CMOS同或门比较，它们的逻辑功能一样吗？(2分） A:一样 B:不一样 C:有时一样，有时不一样 D:不确定 您选择的答案: 正确答案： A 知识点：TTL门电路和CMOS门电路逻辑功能一样 10 : 下列说法不正确的是（）(2分） A:同步时序电路中，所有触发器状态的变化都是同时发生的 B:异步时序电路的响应速度与同步时序电路的响应速度完全相同 C:异步时序电路的响应速度比同步时序电路的响应速度慢 D:异步时序电路中，触发器状态的变化不是同时发生的 您选择的答案: 正确答案： B 知识点：在同步时序电路中，所有触发器状态的变化都是在同一时钟信号操作下同时发生的；而异步时序电路中，触发器状态的变化不是同时发生的。一般地，异步时序电路的响应速度比同步时序电路的响应速度慢。 11 : 3线—8线译码器74HC138，当片选信号S1S2´S3´为（）时，芯片被选通(2分）

数字电子技术 第五章

第五章正文中 5-2 表达式 JK 触发器的特性方程 好像写错了。 习 题 一、填空题 1. 1个触发器可以记忆1位二进制信息，l 位二进制信息有0和1两种状态。 2. 触发器功能的表示方法有特性表、特性方程 和状态转换图。 3. JK 触发器的特性方程是1n n n Q JQ K Q +'=+。 4. 主从JK 触发器克服了同步JK 触发器的空翻问题，但其本身存在一次变化问题。 5. 触发器在输入信号发生变化前的状态称为 现态 ，用n Q 表示，而输入信号发生变化后触发器所进入的状态称为 次态 ，用1+n Q 表示。 6. 按逻辑功能来划分，触发器还可以分为RS 触发器、 JK 触发器、 D 触发器和T 触发器等四种类型。 7. 维持阻塞D 触发器是在时钟信号CLK 的上升沿触发，其特性方程为D =+1n Q 。 8. n 个触发器可以记忆2n 种不同的状态。 9.T 触发器的特征方程是n Q T ⊕=+1n Q 。当CLK 有效时，若T =0，则T 触发器的输出状态为n Q 。 10. 当CLK 无效时，D 触发器的状态为n Q ；当CLK 有效时，D 触发器的状态为D 。 二、分析与设计题 1. 画出题图5.1所示由与非门组成的基本触发器输出端Q 、Q '的电压波形，输入端S '、 R '的电压波形如图中所示。 S R Q Q ' S R

题图5.1 解：电压波形如图 S R Q 2. 画出题图5.2所示由或非门组成的基本触发器输出端Q 、Q '的电压波形，输入端R 、 S 的电压波形如图中所示。 R S Q Q ' R S 题图5.2 解：电压波形如图 R S Q 3. 在题图5.3所示的电路中，若CLK 、R 、S 的电压波形如图中所示，试画出输出端Q 、Q '所对应的电压波形，设触发器的初始状态Q =0。 S R Q Q ' S R CLK 题图5.3

数字电子技术_触发器

数字电子技术_触发器 数字电子技术是一门研究使用数字信号发展、设计、分析和应用各种先进电子设备和系统的学科。其中，触发器是数字电路设计中的重要组成部分。触发器是一种在特定条件下改变其输出状态的双稳态多门数字电路。触发器可以存储单个比特的数据，并且能够与时钟信号同步，可以在特定时间点输入数据或改变输出状态。 触发器有许多应用，例如在计算机存储器、寄存器和计数器中，以及在嵌入式系统、通信系统和其它数字电子设备中都有广泛应用。本文将主要介绍常用的触发器种类、触发器的工作原理及其性能表现。 一、常见的触发器种类 1. RS触发器 RS触发器是最简单的触发器之一，它由两个输入端和两个输出端组成。其输入分别为R（reset）和S（set），输出分别为Q和Q’，其中Q’是Q的补码。当“S=0”和“R=0”时，触发器处于保持状态；而当“S=1”和“R=0”时，Q变为1；当“S=0”和“R=1”时，Q变为0；当“S=1”和“R=1”时，触发器处于不稳定状态，无法确定输出结果。 2. JK触发器

JK触发器也是常用触发器之一，它的结构类似于RS触发器。除“J”和“K”之外，它还有一个时钟输入。当时钟输入为上 升沿时，Q的输出状态会改变。如果“J=1”和“K=0”，则Q输出“1”；如果“J=0”和“K=1”，则Q输出“0”；如果“J=K=1”，则Q反转；如果“J=K=0”，则Q不改变。 3. D触发器 D触发器也是基于RS触发器的结构，只是将两个输入端“R”和“S”分别改为单独的输入“D”和时钟输入，以简化触发器的设 计和使用。当时钟输入为上升沿时，“D”所输入的数据被存储 在Q中。 4. T触发器 T触发器也是一种常用的触发器，它只有一个输入T和一 个时钟输入。当时钟输入为上升沿时，T触发器的输出将翻转。当T=0时，输出的状态不变，当T=1时，输出的状态翻转。 以上四种触发器是常见的触发器，它们都有自己的优缺点，可以根据实际情况选择设计和使用。 二、触发器的工作原理 触发器的工作原理可简单概括为输入端的变化会改变触发器的状态，而时钟输入会控制输出端的变化。不同的触发器工作原理有所不同，但都遵循这一基本规律。 1. RS触发器的工作原理 RS触发器的工作原理是：当“R=1”且“S=0”时，输出Q=0，Q’=1；当“S=1”且“R=0”时，输出Q=1，Q’=0；当R=S=1时，输

数字电子技术基础电子教案——第4章触发器

数字电子技术基础电子教案——第4章触发器 第4章触发器在数字系统中，除了广泛使用数字逻辑门部件输出信号。还常常需要记忆和保存这些数字二进制数码信息，这就要用到另一个数字逻辑部件：触发器。数字电路中，将能够存储一位二进制信息的逻辑电路称为触发器（flipflop）。它是构成时序逻辑电路的基本单元。 4.1触发器的电路结构及工作原理 4.1.1基本RS触发器基本RS触发器是构成各种功能触发器的最基本的单元，故称基本触发器。 1.电路结构和工作原理 (1)电路结构基本RS触发器是由两个与非门G、G交叉耦合构成的。其逻辑图和逻辑12符号如图 4.1所示。它与组合电路的根本区别在，电路中有反馈线。 (2)工作原理基本RS触发器特点如下。触发器的次态不仅与输入信号状态有关，而且与触发器的现态有关。电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。在外加触发信号有效时，电路可以触发翻转，实现置0或置1。在稳定状态下两个输出端的状态必须是互补关系，即有约束条件。还可以用或非门的输入、输出端交叉耦合连接构成置0、置1触发器。其逻辑图和逻辑符号如图4.2所示。综上所述，基本RS触发器具有复位（Q=0）、置位（Q=1）、保持原状态3种功能，R为复位输入端，S为置位输入端，可以是低电平有效，也可以是高电平有效，取决触发器的结构。 4.1.2同步RS触发器在实际应用中，常需要用一个像时钟一样准确的

控制信号来控制同一电路中各个触发器的翻转时刻，这就要求再增加一个控制端。通常把控制端引入的信号称为时钟脉冲信号，简称为时钟信号，用CP（ClockPulse）表示。 1.同步RS触发器的电路结构和工作原理 (1)电路结构 (2)逻辑功能分析同步RS触发器的状态转换分别由R、S和CP控制，其中，R、S控制状态转换的方向，即转换为何种次态；CP控制状态转换的时刻，即何时发生转换。 2.触发器逻辑功能描述方法 (1)特性方程触发器次态Qn 1与输入状态R、S及现态Qn之间逻辑关系的最简逻辑表达式称为触发器的特性方程。 (2)驱动表所谓驱动是指已知某时刻触发器从现态Qn转换到次态Qn 1，应在输入端加上什么样的信号才能实现。驱动表是用表格的方式表示触发器从一个状态变化到另一个状态或保持原状态不变时，对输入信号的要求。 (3)状态转换图状态转换图是描述触发器的状态转换关系及转换条件的图形，它表示出触发器从一个状态变化到另一个状态或保持原状态不变时，对输入信号的要求。它形象地表示了在CP控制下触发器状态转换的规律。同步RS触发器的状态转换图如图 4.7所示。 (4)时序波形图触发器的功能也可以用输入、输出波形图直观地表现出来。反映时钟脉冲CP、输入信号R、S及触发器状态Q对应关系的工

数字电子技术第5章习题解答

第5章习题解答 5-1.为什么基本RS 触发器的输入信号需要遵守S D ’+R D ’=1的约束条件？ 解：基本RS 触发器的输入信号同时为0时，触发器输出端Q =Q ’=1，这时我们称为11态。但是，若S D ’和R D ’同时无效回到1后，基本RS 触发器的输出状态将由两个与非门的传输延迟时间决定，即输出状态将无法确定。因此，此状态称为不定状态，使用时应避免这种情况发生。 5-2.试问电平触发的SR 触发器和基本RS 触发器在电路结构和动作特点上有哪些不同？ 解：电平触发的SR 触发器电路结构中有时钟信号，输入端是在时钟信号的控制下对触发器作用，只有当时钟信号在有效状态下，输入信号才能使触发器接收信号建立状态，而基本RS 触发器电路结构中没有时钟信号，输入信号直接对触发器作用。 5-3.试问电平触发方式的触发器能构成具有翻转功能的触发器吗？为什么？ 解：不能。电平触发方式的触发器，在整个电平有效期间内，均可以接收信号建立状态，因此，若构成具有翻转功能的触发器，将会在整个电平有效期间内不断地接收信号实现翻转，会出现空翻现象。 5-4.已知基本RS 触发器电路中，输入信号端R D ’和S D ’的电压波形如图5-1所示，试画出图示电路的输出端Q 和Q ’端的电压波形。 ’ S D ’2 G 1 R D ’ S D ’ R D ’ 解：（1）标出所有输入信号变化的边沿，在每一段内根据基本RS 触发器的输入输出画出Q 和Q ’端波形； （2）输入端RD ’=0，SD ’=1，Q =0，Q ’=1；随后RD ’=SD ’=0，触发器输出为11态； （3）输入端RD ’=1，SD ’=0，Q =1，Q ’=0；随后RD ’=0，SD ’=1，Q =0，Q ’=1；在RD ’=SD ’=1，触发器输出保持不变； （4）输入端RD ’=1，SD ’=0，Q =1，Q ’=0；随后RD ’=SD ’=0，触发器输出为11态；最后RD ’=0，SD ’=1，Q =0，Q ’=1。 S D ’R D ’ Q Q ’ 图5-1

数字电子技术实验五 触发器及其应用(学生实验报告)

实验三触发器及其应用 1．实验目的 (1) 掌握基本RS、JK、D和T触发器的逻辑功能 (2) 掌握集成触发器的逻辑功能及使用方法 (3) 熟悉触发器之间相互转换的方法 2．实验设备与器件 (1) ＋5V直流电源(2) 双踪示波器 (3) 连续脉冲源(4) 单次脉冲源 (5) 逻辑电平开关(6) 逻辑电平显示器 (7) 74LS112（或CC4027）；74LS00（或CC4011）；74LS74（或CC4013） 3．实验原理 触发器具有 2 个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。 (1) 基本RS触发器 图4-5-1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置0 、置1 和保持三种功能。通常称S为置“1”端，因为S＝0（R＝1）时触发器被置“1”；R为置“0”端，因为R＝0（S＝1）时触发器被置“0”，当S=R=1时状态保持；S＝R＝0时，触发器状态不定，应避免此种情况发生，表4-5-1为基本RS触发器的功能表。 基本RS触发器。也可以用两个“或非门”组成，此时为高电平电平触发有效。

图4-5-1 基本RS触发器 (2) JK触发器 在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。引脚功能及逻辑符号如图4-5-2所示。 JK触发器的状态方程为 Q n+1＝J Q n＋K Q n J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。Q与Q为两个互补输出端。通常把 Q＝0、Q＝1的状态定为触发器 0 状态；而把Q＝1，Q＝0定为 1 状态。 图4-5-2 74LS112双JK触发器引脚排列及逻辑符号 下降沿触发JK触发器的功能如表4-5-2

(完整版)数字电子技术试题及答案(题库)

数字电子技术基础试题（一） 一、填空题 : （每空1分，共10分） 1． (30.25) 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 。 3 . 三态门输出的三种状态分别为：、和。 4 . 主从型JK触发器的特性方程= 。 5 . 用4个触发器可以存储位二进制数。 6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。 二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 ) 1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。 图 1 2.下列几种TTL电路中，输出端可实现线与功能的电路是（）。 A、或非门 B、与非门

C、异或门 D、OC门 3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。 A、通过大电阻接地（>1.5KΩ） B、悬空 C、通过小电阻接地（<1KΩ） D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路（）。图2 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（）。图2 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 D、双积分A/D转换器 7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。 图3 A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器

8．要将方波脉冲的周期扩展10倍，可采用（）。 A、10级施密特触发器 B、10位二进制计数器 C、十进制计数器 D、10位D/A转换器 9、已知逻辑函数与其相等的函数为（）。 A、B、C、D、 10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。 A、4 B、6 C、8 D、16 三、逻辑函数化简（每题5分，共10分） 1、用代数法化简为最简与或式 Y= A + 2、用卡诺图法化简为最简或与式 Y= + C +A D，约束条件：A C + A CD+AB=0 四、分析下列电路。（每题6分，共12分） 1、写出如图4所示电路的真值表及最简逻辑表达式。

《数字电子技术》课后习题答案

第1单元能力训练检测题（共100分，120分钟） 一、填空题：（每空0.5分，共20分） 1、由二值变量所构成的因果关系称为逻辑关系。能够反映和处理逻辑关系的数学工具称为逻辑代数。 2、在正逻辑的约定下，“1”表示高电平，“0”表示低电平。 3、数字电路中，输入信号和输出信号之间的关系是逻辑关系，所以数字电路也称为逻辑电路。在逻辑关系中，最基本的关系是与逻辑、或逻辑和非逻辑。 4、用来表示各种计数制数码个数的数称为基数，同一数码在不同数位所代表的权不同。十进制计数各位的基数是10，位权是10的幂。 5、8421 BCD码和2421码是有权码；余3码和格雷码是无权码。 6、进位计数制是表示数值大小的各种方法的统称。一般都是按照进位方式来实现计数的，简称为数制。任意进制数转换为十进制数时，均采用按位权展开求和的方法。 7、十进制整数转换成二进制时采用除2取余法；十进制小数转换成二进制时采用乘2取整法。 8、十进制数转换为八进制和十六进制时，应先转换成二进制，然后再根据转换的二进数，按照三个数码一组转换成八进制；按四个数码一组转换成十六进制。 9、逻辑代数的基本定律有交换律、结合律、分配律、反演律和非非律。 10、最简与或表达式是指在表达式中与项中的变量最少，且或项也最少。 13、卡诺图是将代表最小项的小方格按相邻原则排列而构成的方块图。卡诺图的画图规则：任意两个几何位置相邻的最小项之间，只允许一位变量的取值不同。 14、在化简的过程中，约束项可以根据需要看作1或0。 二、判断正误题（每小题1分，共10分） 1、奇偶校验码是最基本的检错码，用来使用PCM方法传送讯号时避免出错。（对） 2、异或函数与同或函数在逻辑上互为反函数。（对） 3、8421BCD码、2421BCD码和余3码都属于有权码。（错） 4、二进制计数中各位的基是2，不同数位的权是2的幂。（对） 3、每个最小项都是各变量相“与”构成的，即n个变量的最小项含有n个因子。（对） 4、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。（错） 5、逻辑函数F=A B+A B+B C+B C已是最简与或表达式。（错） 6、利用约束项化简时，将全部约束项都画入卡诺图，可得到函数的最简形式。（错） 7、卡诺图中为1的方格均表示逻辑函数的一个最小项。（对）

数字电子技术》知识点

《数字电子技术》知识点 第1章数字逻辑基础 1．数字信号、模拟信号的定义 2．数字电路的分类 3．数制、编码其及转换 要求：能熟练在10进制、2进制、8进制、16进制、8421BCD之间进行相互转换。 举例1：（）10= ( )2= ( )16= ( )8421BCD 解：（）10= 2= ( 16= 8421BCD 4．基本逻辑运算的特点 与运算：见零为零，全1为1； 或运算：见1为1，全零为零； 与非运算：见零为1，全1为零； 或非运算：见1为零，全零为1； 异或运算：相异为1，相同为零； 同或运算：相同为1，相异为零； 非运算：零变1，1变零； 要求：熟练应用上述逻辑运算。 5．数字电路逻辑功能的几种表示方法及相互转换。 ①真值表（组合逻辑电路）或状态转换真值表（时序逻辑电路）：是由变量的所有可能取值组合及其对应的函数值所构成的表格。 ②逻辑表达式：是由逻辑变量和与、或、非3种运算符连接起来所构成的式子。 ③卡诺图：是由表示变量的所有可能取值组合的小方格所构成的图形。 ④逻辑图：是由表示逻辑运算的逻辑符号所构成的图形。 ⑤波形图或时序图：是由输入变量的所有可能取值组合的高、低电平及其对应的输出函数值的高、低电平所构成的图形。 ⑥状态图（只有时序电路才有）：描述时序逻辑电路的状态转换关系及转换条件的图形称为状态图。 要求：掌握这五种（对组合逻辑电路）或六种（对时序逻辑电路）方法之间的相互转换。 6．逻辑代数运算的基本规则 ①反演规则：对于任何一个逻辑表达式Y，如果将表达式中的所有“·”换成“＋”，“＋”换成“·”，“0”换成“1”，“1”换成“0”，原变量换成反变量，反变量换成原变量，那么所得到的表达式就是函数Y的反函数Y（或称补函数）。这个规则称为反演规则。 ②对偶规则：对于任何一个逻辑表达式Y，如果将表达式中的所有“·”换成“＋”，“＋”换成“·”，“0”换成“1”，“1”换成“0”，而变量保持不变，则可得到的一个新的函数表达式Y＇，Y＇称为函Y 的对偶函数。这个规则称为对偶规则。要求：熟练应用反演规则和对偶规则求逻辑函数的反函数和对偶函数。

数字电子技术复习题及答案

数字电子技术复习题及答案 一、填空题 1、(238)10＝( 11101110 )2 ＝( EE )16。(110110.01)2＝( 36.4 )16＝( 54.25 )10。 2、德•摩根定理表示为 B A +＝( B A ⋅ ) , B A ⋅＝( B A + )。 3、数字信号只有（ 两 ）种取值，分别表示为（ 0 ）和（ 1 ）。 4、异或门电路的表达式是( B A B A B A +=⊕ )；同或门的表达式是( B A AB B A ⋅+=⊙ ) 。 5、组成逻辑函数的基本单元是（ 最小项 ）。 6、与最小项C AB 相邻的最小项有( C B A )、( C B A ⋅ ) 和 ( ABC ) 。 7、基本逻辑门有（ 与门 ）、（ 或门 ）和（ 非门 ）三种。复合门有（ 与非门 ）、（ 或非门 ）、（ 与或非门 ）和（ 异或门 ）等。 8、 9、 10、最简与或式的定义是乘积项的（ 个数最少 ），每个乘积项中相乘的（ 变量个数也最少）的与或表达式。 11、在正逻辑的约定下，“1”表示（ 高电平 ），“0”表示（ 低电平 ）。在负逻辑的约定下，“1”表示（ 低电平 ），“0”表示（ 高电平 ）。 12、一般TTL 门电路输出端( 不能 )直接相连，实现线与。(填写“能”或“不能”) 13、三态门的三种可能的输出状态是( 高电平 )、( 低电平 )和( 高阻态 )。 14、实现基本和常用逻辑运算的(电子电路)，称为逻辑门电路，简称门电路。 15、在TTL 三态门、OC 门、与非门、异或门和或非门电路中，能实现“线与”逻辑功能的门为（OC 门），能实现总线连接方式的的门为（三态门）。 16、T TL 与非门的多余输入端不能接（ 低 ）电平。 17、 18、真值表是将输入逻辑变量的（ 所有可能取值 ）与相应的（ 输出变量函数值 ）排列在一起而组成的表格。 19、组合逻辑电路是指任何时刻电路的稳定输出，仅仅只决定于（该时刻各个输入变量的取值）。 20、用文字、符号或者数码表示特定对象的过程叫做（ 编码 ）。把代码的特定含义翻译出来的过程叫（ 译码 ）。 在几个信号同时输入时，只对优先级别最高的进行编码叫做（ 优先编码 ）。 21、两个1位二进制数相加，叫做（半加器）。两个同位的加数和来自低位的进位三者相加，叫做（全加器）。 22、比较两个多位二进制数大小是否相等的逻辑电路，称为(数值比较器)。 23、半导体数码显示器的内部接法有两种形式：共(阳)极接法和共(阴)极接法。对于共阳接法的发光二极管数码显示器，应采用(低)电平驱动的七段显示译码器。 24、能够将（ 1个 ）输入数据，根据需要传送到（ m 个 ）输出端的任意一个输出端的电路，叫做数据分配器。 25、在多路传输过程中，能够根据需要将（ 其中任意一路挑选出来 ）的电路，叫做数据选择器，也称为多路选择器或多路开关。 26、触发器又称为双稳态电路，因为它具有（ 两个 ）稳定的状态。 27、根据逻辑功能不同，触发器可分为（ RS 触发器 ）、（ D 触发器 ）、（ JK 触发器 ）、（ T 触发器 ）和（ T ’触发器 ）等。根据逻辑结构不同，触发器可分为（ 基本触发器 ）、（ 同步触发器 ）和（ 边沿触发器 ）等。 28、JK 触发器在JK ＝00时，具有（ 保持 ）功能，JK ＝11时；具有（ 翻转 ）功能；JK ＝01时，具有（ 置0 ）功能；JK ＝10时，具有（ 置1 ）功能。 29、JK 触发器具有（ 保持 ）、（ 置0 ）、（ 置1 ）和（ 翻转 ）的逻辑功能。D 触发器具有（ 置0 ）和（ 置1 ）的逻辑功能。RS 触发器具有（ 保持 ）、（ 置0 ）和（ 置1 ）的逻辑功能。 T 触发器具有（ 保持 ）和（ 翻转 ）的逻辑功能。T ’触发器具有（ 翻转 ）的逻辑功能。 30、边沿触发器具有共同的动作特点，即触发器的次态仅取决于CP 信号（ 上升沿或下降沿 ）到来时刻输入的逻辑状态，而在这时刻之前或之后，输入信号的变化对触发器输出的状态没有影响。 31、基本RS 触发器的特性方程是（ n n Q R S Q +=+1 ）；其约束条件是（ 0=RS ）。JK 触发器的特性方程 是（ n n n Q K Q J Q +=+1 ）；D 触发器的特性方程是（ D Q n =+1 ）；T 触发器的特性方程是（ n n n Q T Q T Q +=+1 ）； T ’触发器的特性方程是（ n n Q Q =+1 ）。

大学课程《数字电子技术基础》试题及答案

大学课程《数字电子技术基础》试题及答案 一、填空题 触发器 1.触发器按功能分类有JK触发器，，和T触发器等四种触发器。答：SR触发器，D触发器 2.由于触发器有个稳态，它可以记录位二进制码，存储8位二进制信息需要______个触发器。答：2，1，8 3.触发器按照逻辑功能的不同可以分为SR触发器、、T触发器和D触发器等几类。 答：JK触发器 4.触发器按照逻辑功能的不同可以分为、、 、等几类。 答：SR触发器、JK触发器、T触发器、D触发器 5.一个触发器有个稳态，它可以存储______位二进制码。 答：2、1 6.主从型JK触发器的特性方程= 。 答： 7．用4个触发器可以存储位二进制数。 答：4 8.由D触发器转换成T触发器，其转换逻辑为D=__________。 答：T⊕Q R和d S端应接（）电平。 9.TTL集成JK触发器正常工作时，其d 答：高 二、选择题 触发器 1.下列触发器中没有约束条件的是。 A. 基本ＲＳ触发器 B. 主从ＲＳ触发器 C. 钟控ＲＳ触发器 D. 边沿Ｄ触发器 答：D 2.一个T触发器，在T=1时，加上时钟脉冲，则触发器。

A.保持原态 B.置0 C.置1 D.翻转 答：D 3.对于J K 触发器，若J =K ，则可完成 触发器的逻辑功能。 A.R S B.D C.T D.T ˊ 答： C 4.T 触发器中，当T=1时，触发器实现（ ）功能。 A 、置1 B 、置0 C 、计数 D 、保持 答：C 5.在CP 作用下，欲使T 触发器具有1+n Q =__ n Q 的功能，其T 端应接（ ） A 、1 B 、 0 C 、 n Q D 、 __ n Q 答：A 6. 已知某触发的特性表如下（A 、B 为触发器的输入）其输出信号的逻辑表达式为( )。 A ． Q n+1 ＝A B. C. n n 1n Q B Q A Q +=+ D. Q n+1＝B 答：C 7．下图中,满足Q ＊ =Q 的触发器是_____________。 答： D 8.下列电路中，只有（ ）不能实现Q n+1=Q n ① ②

数字电路练习题及答案--施密特触发器

2、施密特触发器在性能上有哪两个重要特点？ （1）输入信号从低电平上升的过程中，电路状态转换时对应的输入电平，与输入信号从高电平下降过程中对应的输入转换电平不同。 （2）在电路状态转换时，通过电路内部的正反馈过程使输出电压波形的边沿变得很陡。 3、施密特触发器有哪些用途？ （1）可以将边沿变化缓慢的信号波形整型为边沿陡峭的矩形波。 （2）可以将叠加在矩形脉冲高、低电平上的噪声有效地清除。 二、计算题： 1、如图所示为一个用CMOS 门电路构成的施密特触发器，已知电源电压为10V ，Ω=k R 101；Ω=k R 202；求其正向阈值电压、负向阈值电压及回差电压。（本题6分） 解： （1）正向阈值电压为：（2分） （2）负向阈值电压为：（2分） （3）回差电压为：（2分） 解： （1）正向阈值电压为：V V R R V TH T 5.7210 )20101()1(21=+=+ =+（2分） （2）负向阈值电压为：V V R R V TH T 5.22 10 )20101()1(21=-=- =-（2分） （3）回差电压为：V V V V V V T T T 55.25.7=-=-=∆-+（2分）

2、在图示的施密特触发器电路中，若G1和G2为74LS 系列与非门和反相器，它 们的域值电压V V TH 1.1 ，，,二极管的导通压降, 试计算电路的正向阈值电压 、负向阈值电压 和回差电压 。 三、做图题： 1、已知输入信号波形如图所示，试画出其输出波形。 四、综合题： 1、在下图所示的施密特触发器电路中，已知1G 和2G 为CMOS 反相器，

V V k R k R D D 15;30;1021=Ω=Ω=。 （1）、试计算电路的正向阈值电压+T V 负向阈值电压-T V 和回差电压T V ∆。（5分） （2）、若施密特触发器的输入电压波形如图所示，试画出其输出电压波形。（5分） 解：（1）、正向阈值电压为：（2分） 负向阈值电压为：（2分） 回差电压为：（1分） （2）、画出输出电压波形。（5分） 解： （1）、正向阈值电压为： V V k k V R R V TH T 1021530101121=⨯⎪⎭⎫ ⎝⎛ΩΩ+=⎪⎪⎭⎫ ⎝ ⎛+=+（2分） 负向阈值电压为： V V k k V R R V TH T 521530101121=⨯⎪⎭⎫ ⎝⎛ΩΩ-=⎪⎪⎭⎫ ⎝ ⎛-=- （2分） 回差电压为：V V V V V V T T T 5510=-=-=∆-+（1分） （2）、画出输出电压波形。（5分）

数字电子技术_触发器

4.1 概述 在各种复杂的数字电路中不但需要对二值信号进行算术运算和逻辑适算，还经常需要将这些信号和运算结果保存起来。为此，需要使用具有记忆功能的基本逻辑单元。能够存储l 位二值信号的基本单元电路统称触发器。为了实现记忆1位二值信号的功能，触发器必须具备以下两个基本特点： 第一，具有两个能自行保持的稳定状态，用来表示逻辑状态的0 和1，或二进制数的0 和1。 第二，根据不同的输入信号可以置成1或O状态。 迄今为止，人们已经研制出了许多种触发器电路。根据电路结构形式的不同，可以将它们分为基本RS触发器、同步RS 触发器、主从触发器、维待阻塞触发器、CMOS 边沿触发器等。这些不同的电路结构在状态变化过程中具有不同的动作特点，掌握这些动作特点对于正确使用这些触发器是十分必要的。同时，由于控制方式的不同（即信号的输入方式以及触发器状态随输人信号变化的规律不同），触发器的逻辑功能在细节上又有所不同。因此又根据触发器逻辑功能的不同分为RS 触发器、JK 触发器、T触发器、D 触发器等几种类型。此外，根据存储数据的原理不同，还把触发器分成静态触发器和动态触发器两大类。静态触发器是靠电路状态的自锁存储数据的；而动态触发器是通过在MOS管栅极输入电容上存储电荷来存储数据的，例如输人电容上存有电荷为O 状态，而没有存电荷为1状态。本章只介绍静态触发器 4 . 2 触发器的电路结构与动作特点 a 基本RS触发器的电路结构与动作特点 b 同步RS触发器的电路结构与动作特点 c 主从触发器的电路结构与动作特点 d 边沿触发器的电路结构与动作特点 4.2.1 基本RS触发器的电路结构与动作特点 基本RS 触发器（又称R－S 锁存器）是各种触发器电路中结构形式最简单的一种。同时，它又是许多复杂电路结构触发器的一个组成部分。 一、电路结构与工作原理 第二章讲过的各种门电路虽然都有两种不同的输出状态（高、低电平，亦即1 、0 ) ，但都不能自行保持。例如在图4.2.1 ( a ）所示电路中，如果只 有一个或非门G1，那么当另一个输入端接低电平时输出的高、低电平将随输入的高、低电平而改变。因此，它不具备记忆功能。

数字电子技术触发器

数字电子技术触发器 在各类复杂的数字电路中不但需要对二值信号进行算术运算与逻辑适算，还经常需要将这些信号与运算结果储存起来。为此，需要使用具有经历功能的基本逻辑单元。能够存储l 位二值信号的基本单元电路统称触发器。为了实现经历1位二值信号的功能，触发器务必具备下列两个基本特点： 第一，具有两个能自行保持的稳固状态，用来表示逻辑状态的0 与1，或者二进制数的0 与1。 第二，根据不一致的输入信号能够置成1或者O状态。 迄今为止，人们已经研制出了许多种触发器电路。根据电路结构形式的不一致，能够将它们分为基本RS触发器、同步RS 触发器、主从触发器、维待堵塞触发器、CMOS 边沿触发器等。这些不一致的电路结构在状态变化过程中具有不一致的动作特点，掌握这些动作特点关于正确使用这些触发器是十分必要的。同时，由于操纵方式的不一致（即信号的输入方式与触发器状态随输人信号变化的规律不一致），触发器的逻辑功能在细节上又是完全不一致的。因此又根据触发器逻辑功能的不一致分为RS 触发器、JK 触发器、T触发器、D 触发器等几种类型。此外，根据存储数据的原理不一致，还把触发器分成静态触发器与动态触发器两大类。静态触发器是靠电路状态的自锁存储数据的；而动态触发器是通过在MOS管栅极输入电容上存储电荷来存储数据的，比如输人电容上存有电荷为O 状态，而没有存电荷为1状态。本章只介绍静态触发器 4.2.1 基本RS触发器的电路结构与动作特点 基本RS 触发器（又称R－S 锁存器）是各类触发器电路中结构形式最简单的一种。同时，它又是许多复杂电路结构触发器的一个构成部分。 一、电路结构与工作原理 第二章讲过的各类门电路尽管都有两种不一致的输出状态（高、低电平，亦即1 、0 ) ，但都不能自行保持。比如在图4.2.1 ( a ）所示电路中，假如 只有一个或者非门G1，那么当另一个输入端接低电平常输出的高、低电平将随输入的高、低电平而改变。因此，它不具备经历功能。