《数字电路》触发器R-S,D,J-K实验
《数字电路》触发器R-S，D，J-K实验
一、实验目的
1、熟悉并掌握R-S、D、J-K触发器的构成，工作原理和功能测试方法。
2、学会正确使用触发器集成芯片。
3、了解不同逻辑功能FF相互转换的方法。
二、实验原理
1、R-S触发器的逻辑功能
基本R-S触发器的电路如图6-2所示。它的逻辑功能是：
（1）当d S=1、d R=0时，Q=0，Q=1，触发器处于“0”状态。
（2）当d S=0、d R=1时，Q=1，Q=0，触发器处于“1”状态。
（3）当d S=1、d R=1时，触发器保持原状态不变。
（4）当d S、d R都为“0”时，触发器两个输出端都是“1”，一旦输入信号同时撤除，即d S和d R同时由“0”变为“1”，触发器将由各种偶然因素确定其最终值，是“1”或是“0”无法确定，即触发器状态不定。
2、维持-阻塞型D触发器的逻辑功能
维持-阻塞型D触发器的逻辑符号如图6-3所示。图中d S、d R端为异步置1端，置0端，CP为时钟脉冲端。CP脉冲上升沿触发。D触发器的真值表如表6-1所示。其特征方程为:n+1 n
Q= D
3、J—K触发器的逻辑功能
J--K触发器的逻辑符号如图6-4所示。图中d S、d R端为异步置1端，置0端，CP为时钟脉冲端。CP脉冲下降沿触发。
J--K触发器的逻辑功能是：
（1）当J=0、K=0时，触发器维持原状态，n+1 n
Q= D。
（2）当J=0、K=1时，不管触发器的原状态如何，CP作用（下降沿）后，触
发器总是处于“0”状态，n+1
Q=0 。
（3）当J=1，K=0时，不管触发器原状态如何，CP作用后，触发器总是处于“1”状态，n+1
Q=1
（4）当J=1，K=1时，不管触发器原状态如何，CP作用后，触发器的状态都要翻转，n+1 n
Q= Q。
三、实验仪器及材料
1、双踪示波器
2、器件
(1)74LS00 二输入端四与非门 1片
(2)74LS74 双D触发器 1片
(3)74LS112 双J—K触发器 1片
四、预习要求
1、预习RS、D、JK触发器的工作原理，逻辑功能。
2、根据工作原理，预先填写表6-2、表6-
3、表6-4。待实验时与实际结果比较。
五、实验内容及步骤
1、基本R—S FF功能测试：
两个TTL与非门首尾相接构成的基本R-SFF的电路如图6-2所示。
图6-2 基本R-S FF电路
（1）试按下面的顺序在d S、d R端加信号：
S=0 d R=1
d
S=1 d R=1
d
S=1 d R=0
d
S=1 d R=1
d
观察并记录FF的Q、Q端的状态，将结果填入下表6-2中，并说明在上述各种输入状态下，FF执行的是什么功能？
（2）d S端接低电平，d R端加脉冲。
（3）d S端接高电平，d R端加脉冲。
（4）令d R=d S，d S端加脉冲。记录并观察（2）、（3）、（4）三种情况下，Q、Q端的状态。从中你能否总结出基本R-S FF的Q或Q端的状态改变和输入端d S、
R的关系。
d
（5）当d S、d R都接低电平时，观察Q、Q端的状态。当d S、d R同时由低电平跳为高电平时，注意观察Q、Q端的状态，重复3～5次看Q、Q端的状态是否相同，以正确理解“不定”状态的含义。
2、维持-阻塞型D触发器功能测试
双D型正边沿维持-阻塞型触发器74LS74的逻辑符号如图6-3所示
试按下面步骤做实验
图6-3 D FF逻辑符号
（1）分别在d S、d R端加低电平，观察并记录Q、Q端的状态。
（2）令d S 、d R 端为高电平，D 端分别接高，低电平，用点动脉冲作为CP ，观察并记录当CP 为O 、↑、1、↓时Q 端状态的变化。
（3）当d S =d R =1、CP=0（或CP=1），改变D 端信号，观察Q 端的状态是否变化？整理以上实验数据，将结果填入下表6-3中。
（4）令d S =d R =1，将D 和Q 端相连，CP 加连续脉冲，用双踪示波器观察并记录Q 相对于CP 的波形。
表6-3
d S
d R
CP D n Q n-1 Q
0 1 X X 0
0 1 0 1 0 X X 0 1 1 1 1 1 0 0 1 1 0 1
1
1
0 0 1 1
3、负边沿J —K 触发器功能测试
双J-K 负边沿触发器74LS112芯片的逻辑符号如图6-4所示。自拟实验步骤，测试其功能，并将结果填入表6-4中。若令J=K=1时，CP 端加连续脉冲，用双踪示波器观察Q ～CP 波形，和D FF 的D 和Q 相连时观察到的Q 端的波形相比较，有何异同点？
图6-4
4、触发器功能转换
（1）将D 触发器和J-K 触发器转换成T 触发器，列出表达式，画出实验电路图。
（2）输入连续脉冲，观察各触发器CP 及Q 端波形。比较两者关系。
（3）自拟实验数据表并填写之。
表6-4
六，实验心得
通过触发器的数电实验，我了解了触发器R-S，D，J-K的工作原理，功能测试方法，并在实验课上进行模拟演练，在老师的讲解和指导下完成了实验，观察到了实验现象，得出了实验结论。
(整理)数字电路实验讲义
数字电路实验讲义 课题：实验一门电路逻辑功能及测试课型：验证性实验 教学目标：熟悉门电路逻辑功能，熟悉数字电路实验箱及示波器使用方法 重点：熟悉门电路逻辑功能。 难点：用与非门组成其它门电路 教学手段、方法：演示及讲授 实验仪器： 1、示波器； 2、实验用元器件 74LS00 二输入端四与非门 2 片 74LS20 四输入端双与非门 1 片 74LS86 二输入端四异或门 1 片 74LS04 六反相器 1 片 实验内容： 1、测试门电路逻辑功能 （1）选用双四输入与非门74LS20 一只，插入面包板（注意集成电路应摆正放平），按图1.1接线，输入端接S1～S4(实验箱左下角的逻辑电平开关的输出插口)，输出端接实验箱上方的LED 电平指示二极管输入插口D1～D8 中的任意一个。 （2）将逻辑电平开关按表1.1 状态转换，测出输出逻辑状态值及电压值填表。
2、逻辑电路的逻辑关系 （1）用74LS00 双输入四与非门电路，按图1.2、图1.3 接线，将输入输出逻辑关系分别填入表1.2，表1.3 中。 （2）写出两个电路的逻辑表达式。 3、利用与非门控制输出 用一片74LS00 按图1.4 接线。S 分别接高、低电平开关，用示波器观察S 对输出脉冲的控制作用。 4、用与非门组成其它门电路并测试验证。
（1）组成或非门： 用一片二输入端四与非门组成或非门B + =，画出电路图，测试并填 = A A B Y? 表1.4。 （2）组成异或门： ①将异或门表达式转化为与非门表达式； ②画出逻辑电路图； ③测试并填表1.5。 5、异或门逻辑功能测试 （1）选二输入四异或门电路74LS86，按图1.5 接线，输入端1、2、4、5 接电平开关输出插口，输出端A、B、Y 接电平显示发光二极管。 （2）将电平开关按表1.6 的状态转换，将结果填入表中。
《数字电路》触发器R-S,D,J-K实验
《数字电路》触发器R-S，D，J-K实验 一、实验目的 1、熟悉并掌握R-S、D、J-K触发器的构成，工作原理和功能测试方法。 2、学会正确使用触发器集成芯片。 3、了解不同逻辑功能FF相互转换的方法。 二、实验原理 1、R-S触发器的逻辑功能 基本R-S触发器的电路如图6-2所示。它的逻辑功能是： （1）当d S=1、d R=0时，Q=0，Q=1，触发器处于“0”状态。 （2）当d S=0、d R=1时，Q=1，Q=0，触发器处于“1”状态。 （3）当d S=1、d R=1时，触发器保持原状态不变。 （4）当d S、d R都为“0”时，触发器两个输出端都是“1”，一旦输入信号同时撤除，即d S和d R同时由“0”变为“1”，触发器将由各种偶然因素确定其最终值，是“1”或是“0”无法确定，即触发器状态不定。 2、维持-阻塞型D触发器的逻辑功能 维持-阻塞型D触发器的逻辑符号如图6-3所示。图中d S、d R端为异步置1端，置0端，CP为时钟脉冲端。CP脉冲上升沿触发。D触发器的真值表如表6-1所示。其特征方程为:n+1 n Q= D 3、J—K触发器的逻辑功能 J--K触发器的逻辑符号如图6-4所示。图中d S、d R端为异步置1端，置0端，CP为时钟脉冲端。CP脉冲下降沿触发。 J--K触发器的逻辑功能是： （1）当J=0、K=0时，触发器维持原状态，n+1 n Q= D。 （2）当J=0、K=1时，不管触发器的原状态如何，CP作用（下降沿）后，触
发器总是处于“0”状态，n+1 Q=0 。 （3）当J=1，K=0时，不管触发器原状态如何，CP作用后，触发器总是处于“1”状态，n+1 Q=1 （4）当J=1，K=1时，不管触发器原状态如何，CP作用后，触发器的状态都要翻转，n+1 n Q= Q。 三、实验仪器及材料 1、双踪示波器 2、器件 (1)74LS00 二输入端四与非门 1片 (2)74LS74 双D触发器 1片 (3)74LS112 双J—K触发器 1片 四、预习要求 1、预习RS、D、JK触发器的工作原理，逻辑功能。 2、根据工作原理，预先填写表6-2、表6- 3、表6-4。待实验时与实际结果比较。 五、实验内容及步骤 1、基本R—S FF功能测试： 两个TTL与非门首尾相接构成的基本R-SFF的电路如图6-2所示。 图6-2 基本R-S FF电路 （1）试按下面的顺序在d S、d R端加信号：
数电实验(最后修订)
湖南师范大学树达学院 树达学院实验实习管理中心基础实验室
目录 （已修改） 1 实验须知 (2) 2 实验一基本门电路和触发器的逻辑功能测试 (3) 3 实验二常用集成组合逻辑电路（MSI）的功能测试及应用 (6) 4 实验三组合逻辑电路的设计 (9) 5 实验四常用中规模集成时序逻辑电路的功能及应用 (10) 6 实验五时序逻辑电路的设计 (13) 7 附录功能常用芯片引脚图 (14)
实验须知 一、前言 《数字电子技术实验》是电子、通讯等专业学生的一门技术基础课。通过这门课程的学习，学生可将电子技术基础理论与实际操作有机地联系起来，加深对所学理论课程的理解，通过实验方案的设计与实现、实验结果的分析和实验故障的排除等环节，培养学生面向电子工程实际的分析问题、解决问题的能力；理论联系实际、学以致用的能力；电子工程技术人员应该具备的动手能力、实践能力和创造能力。 本实验讲义是为我院电子、通讯等专业而编写的。所选实验内容根据《数字电子技术实验教学大纲》的基本要求，力求与理论课教材〔《电子技术基础》数字部分（第五版）康华光主编高等教育出版社〕配套，同时亦考虑了我院实验室设备条件的实际情况。不足之处，恳请诸位同行和读者斧正！ 二、实验要求 1、实验前必须充分的预习，完成指定的预习任务。 2、实验课是必修课，必须按规定时间进入实验室，若有特殊情况，可找同学一对一互换组别，但必须报告指导老师。 3、使用仪器必须了解操作方法及注意事项，在使用时严格遵守操作规程，不按操作规程，不听从指导教师指挥蛮干者损坏仪器照价赔偿。 4、由于实验箱采用分立元件，连线时应关断电源后才能拆、接连线。必须经仔细检查无误后方可通电实验，如发现异常现象（冒烟、发烫或有异味）应立即关断电源，然后报告指导教师。找到原因、排除故障后方可继续实验。 5、转动电位器时切勿用力过猛，以免造成元器件损坏。更不可用力推、拉、摇、压元器件以免造成损坏。 6、实验过程中应仔细观察实验现象，认真记录实验结果，经指导教师审阅同意后，先切断电源再拆除实验连接导线，整理好桌面仪器后方可离开实验室。 树达学院实验实习管理中心 2010年3月19日
数字电子技术实验报告(学生版)
数字电子技术实验报告 开课实验室 指导教师 班级 学号 姓名 日期 实验项目 实验一 TTL 逻辑门电路 和组合逻辑电路 一、实验目的 1．掌握TTL “与非”门的逻辑功能。 2．学会用“与非”门构成其他常用门电路的方法。 3．掌握组合逻辑电路的分析方法与测试方法。 4．学习组合逻辑电路的设计方法并用实验来验证。 二、预习内容 1．用74LS00验证“与非”门的逻辑功能Y 1=AB 2．用“与非”门（74LS00）构成其他常用门电路 Y 2=A Y 3=A+B=B A Y 4=AB B AB A 实验前画出Y 1——Y 4的逻辑电路图，并根据集成片的引脚排列分配好各引脚。 3.画出用“异或”门和“与非”门组成的全加器电路。（参照实验指导书P.128 图3-2-1）并根据集成片的引脚排列分配好各引脚。 4．设计一个电动机报警信号电路。要求用“与非”门来构成逻辑电路。 设有三台电动机，A 、B 、C 。今要求：⑴A 开机，则B 必须开机；⑵B 开机，则C 必须开机；⑶如果不同时满足上述条件，则必须发出报警信号。 实验前设计好电动机报警信号电路。设开机为“1”，停机为“0”；报警为“1”，不报警为“0”。（写出化简后的逻辑式，画出逻辑图及引脚分配） 三、实验步骤 1． 逻辑门的各输入端接逻辑开关输出插口，门的输出端接由发光二极管组成的显示插口。 逐个测试逻辑门Y 1-Y 4的逻辑功能，填入表1-1 表1-1 2． 用74LS00和74LS86集成片按全加器线路接线，并测试逻辑功能。将测试结果填入表 1-2。判断测试是否正确。 图中A i 、B i 为加数，C i-1为来自低位的进位；S i 为本位和，C i 为向高位的进位信号。 表1-2
级《数字逻辑电路》实验指导书
课程名称：数字逻辑电路实验指导书 课时：8学时
集成电路芯片 一、简介 数字电路实验中所用到的集成芯片都是双列直插式的，其引脚排列规则如图1－1所示。识别方法是：正对集成电路型号<如74LS20）或看标记<左边的缺口或小圆点标记），从左下角开始按逆时针方向以1，2，3，…依次排列到最后一脚<在左上角）。在标准形TTL集成电路中，电源端V 一般排在左上 CC ，7脚为端，接地端GND一般排在右下端。如74LS20为14脚芯片，14脚为V CC GND。若集成芯片引脚上的功能标号为NC，则表示该引脚为空脚，与内部电路不连接。 二、TTL集成电路使用规则 1、接插集成块时，要认清定位标记，不得插反。 2、电源电压使用范围为＋4.5V～＋5.5V之间，实验中要求使用Vcc＝＋5V。电源极性绝对不允许接错。 3、闲置输入端处理方法 (1> 悬空，相当于正逻辑“1”，对于一般小规模集成电路的数据输入端，实验时允许悬空处理。但易受外界干扰，导致电路的逻辑功能不正常。因此，对于接有长线的输入端，中规模以上的集成电路和使用集成电路较多的复杂电路，所有控制输入端必须按逻辑要求接入电路，不允许悬空。 <也可以串入一只1～10KΩ的固定电阻）或接至某一 (2> 直接接电源电压V CC 固定电压(＋2.4≤V≤4.5V>的电源上，或与输入端为接地的多余与非门的输出端相接。 (3> 若前级驱动能力允许，可以与使用的输入端并联。 4、输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态。当R ≤680Ω时，输入端相当于逻辑“0”；当R≥4.7 KΩ时，输入端相当于逻辑“1”。对于不同系列的器件，要求的阻值不同。 5、输出端不允许并联使用<集电极开路门(OC>和三态输出门电路(3S>除外）。否则不仅会使电路逻辑功能混乱，并会导致器件损坏。 6、输出端不允许直接接地或直接接＋5V电源，否则将损坏器件，有时为 ，一般取R 了使后级电路获得较高的输出电平，允许输出端通过电阻R接至V cc
数字电子技术实验指导
实验一. 数字逻辑电路仪器仪表的使用与脉冲信号的测量 一.实验目的 1.学会数字电路实验装置的使用方法 2.学会双综示波器的使用方法 3.掌握脉冲信号的测量方法 二. 预习要求 1.认真阅读（数字电路实验须知） 2.阅读数字逻辑电路实验常用基本仪器仪表的使用方法 3.熟悉脉冲信号的参数 三.主要仪器仪表、材料 数字逻辑电路实验装置、双踪示波器、数字万用表、74LS04 四.实验内容及步骤 1.脉冲信号周期和幅值的测量 将双综示波器的Y1输入连接1KHz、0.5V的测试方波信号，Y1置0.1V档、Y2置0.2V档。调整示波器相应的开关和旋钮，在示波器上显示出稳定的Y1、Y2两路信号。 分别用示波器的0.1ms、0.5ms、1ms时间档测量及记录波形，填表1-1 表1-1 1.直流电平测量 (1)用示波器Y1输入端连接数字逻辑电路实验装置的逻辑电平，分别用0.5V、1V、2V、5V幅度档测量并记录，填表1-2 表1-2 (2) 用示波器Y1输入端连接数字逻辑电路实验装置的单脉冲,1V幅度档测量并记录，填表1-3。 表1-3 (3) 用数字万用表的5V直流电压档分别测量并记录数字逻辑电路实验装置的单
脉冲、逻辑电平信号，填表1-4。 表1-4 1.逻辑门电路传输延时时间t pd 的测量 用反相器接图1，输入1MHz 方波信号，用双综示波器测试电路输入信号、输出信号的相位差，计算每个门的平均传输延时时间t pd 。 Vi Vo 五.实验报告要求 1、实验目的 2、实验仪器、仪表、材料 3、电路原理图、制作测试数据表、画出波形图等 4、回答问题： 简述示波器和数字逻辑电路实验装置的功能和使用方法。 实验二.门电路逻辑功能及测试 一.实验目的 1.掌握门电路逻辑功能及测试方法 2.熟悉数字电路实验装置的使用方法 3.熟悉双踪示波器的使用方法 二.预习要求 1.复习门电路工作原理及相应的逻辑表达式 2.熟悉所用集成电路的引线位置及各引线用途 3.了解双踪示波器和数字电路实验装置 三．实验仪器及材料 1.数字电路实验装置 2.双踪示波器 3.数字万用表 4.器件：74LS00 74LS86 74LS04 四.实验内容及步骤
数字电子技术实验报告
《数字电子技术》实验报告 实验序号：01 实验项目名称：门电路逻辑功能及测试 学号姓名专业、班级 实验地点物联网实验室指导教师时间2016.9.19 一、实验目的 1. 熟悉门电路的逻辑功能、逻辑表达式、逻辑符号、等效逻辑图。 2. 掌握数字电路实验箱及示波器的使用方法。 3、学会检测基本门电路的方法。 二、实验仪器及材料 1、仪器设备：双踪示波器、数字万用表、数字电路实验箱 2. 器件： 74LS00 二输入端四与非门2片 74LS20 四输入端双与非门1片 74LS86 二输入端四异或门1片 三、预习要求 1. 预习门电路相应的逻辑表达式。 2. 熟悉所用集成电路的引脚排列及用途。 四、实验内容及步骤 实验前按数字电路实验箱使用说明书先检查电源是否正常，然后选择实验用的集成块芯片插入实验箱中对应的IC座，按自己设计的实验接线图接好连线。注意集成块芯片不能插反。线接好后经实验指导教师检查无误方可通电实验。实验中
1.与非门电路逻辑功能的测试 （1）选用双四输入与非门74LS20一片，插入数字电路实验箱中对应的IC座，按图1.1接线、输入端1、2、4、5、分别接到K1~K4的逻辑开关输出插口，输出端接电平显 图 1.1 示发光二极管D1~D4任意一个。 （2）将逻辑开关按表1.1的状态，分别测输出电压及逻辑状态。 表1.1 输入输出 1(k1) 2(k2) 4(k3) 5(k4) Y 电压值（v） H H H H 0 0 L H H H 1 1 L L H H 1 1 L L L H 1 1 L L L L 1 1 2. 异或门逻辑功能的测试
图 1.2 （1）选二输入四异或门电路74LS86，按图1.2接线，输入端1、2、4、5接逻辑开关(K1~K4)，输出端A、B、Y接电平显示发光二极管。 （2）将逻辑开关按表1.2的状态，将结果填入表中。 表1.2 输入输出 1(K1) 2(K2) 4(K35(K4) A B Y 电压（V） L H H H H L L L H H H H L L L H H L L L L L H H 1 1 1 1 1 1 1 1
数电实验五触发器实验报告
数电实验五触发器实验报告 一、实验目的 二、实验原理 三、实验器材 四、实验步骤 五、实验结果分析 六、实验总结 一、实验目的 本次数电实验旨在通过触发器实验，加深学生对于触发器的理解和应用，掌握触发器的工作原理及其在电路中的应用。 二、实验原理 1. 触发器概述 触发器是一种存储器件，可以将输入信号转换成稳定的输出信号，并且能够记住先前输入过的状态。触发器有两个稳态（高电平或低电平），并且只有在时钟信号到来时才会改变状态。 2. SR锁存器
SR锁存器是最简单的触发器之一，由两个交叉耦合反相输出（NOR 或NAND）门构成。当S=1，R=0时，Q=1；当S=0，R=1时， Q=0；当S=R=0时，保持上一个状态不变。但是SR锁存器存在一个致命缺陷——SET和RESET不能同时为1。 3. D锁存器 D锁存器是由一个数据输入口和一个时钟输入口组成。当D为1且时 钟信号到来时，Q会被置为1；当D为0且时钟信号到来时，Q会被 置为0。D锁存器可以看做是SR锁存器的一种特殊情况，即S=D， R=not D。 4. JK锁存器 JK锁存器是由J、K、时钟和输出端Q组成的。当J=1，K=0时， Q=1；当J=0，K=1时，Q=0；当J=K=1时，Q状态取反；当 J=K=0时，保持上一个状态不变。JK锁存器可以看做是SR锁存器的 一种改进型。 5. T锁存器 T锁存器是由T、时钟和输出端Q组成的。当T为1且时钟信号到来时，Q状态取反；当T为0且时钟信号到来时，保持上一个状态不变。T锁存器可以看做是JK锁存器的一种特殊情况，即J=T，K=not T。 三、实验器材
本次实验所需材料如下： - 数字电路实验箱 - 74LS73触发器芯片 - 电源线、万用表等 四、实验步骤 1. 按照电路图连接74LS73芯片。 2. 打开电源并接通电路。 3. 分别将CLK输入高低电平，并记录输出结果。 4. 将D输入高低电平，并记录输出结果。 5. 将J、K输入高低电平，并记录输出结果。 6. 将T输入高低电平，并记录输出结果。 五、实验结果分析 1. CLK输入高低电平时的输出结果 当CLK输入为高电平时，74LS73芯片的Q0和Q1都为1；当CLK 输入为低电平时，Q0和Q1都为0。这是因为74LS73芯片是上升沿触发器，只有在CLK上升沿到来时才会改变状态。 2. D输入高低电平时的输出结果
触发器
触发器 触发器是一种用于控制电路的重要元件，在电子领域中起着关键 的作用。它能够根据特定的条件来触发电路的运作，使之按照我们的 设定来实现某种功能。本文将为大家介绍触发器的基本原理、种类和 应用领域等方面的内容。 首先，让我们来了解一下触发器的基本原理。触发器是一种多稳 态开关，它能够存储并切换电路的状态。触发器一般由至少两个双稳 态门电路组成，每个门电路的输出都与另一个门电路的输入相连，这 样就形成了一个可存储信息的闭环。 触发器最基本的种类是RS触发器。RS触发器由两个互补的输入 信号R（置位信号）和S（复位信号）组成。当R为1、S为0时，触 发器处于置位状态；当R为0、S为1时，触发器处于复位状态；当R 和S都为0时，触发器保持原有状态；当R和S同时为1时，则会发 生不确定性的状态转移。RS触发器的输出Q与非Q分别表示触发器的 状态。 除了RS触发器，还有很多其他类型的触发器，例如D触发器、 JK触发器和T触发器等。D触发器由一个输入信号D和一个时钟信号CLK组成，当时钟信号改变时，D触发器会将输入信号的值存储到它的 输出上。JK触发器可以通过J、K和时钟信号来实现各种功能，它能够作为RS触发器和D触发器的通用形式。T触发器与JK触发器相似，但只有一个输入信号T。 触发器在数字电路中起着至关重要的作用。它能够存储信息，并 在特定条件下触发电路的状态改变。触发器广泛应用于计算机、通信、自动控制、测量仪器等各个领域。例如，在计算机中，触发器被用于 存储和传输数据，扮演着存储器和寄存器的角色。在通信系统中，触 发器能够同步数据的传输，确保传输的准确性和稳定性。 除了上述应用领域，触发器还广泛用于时序电路和逻辑电路的设 计中。通过组合各种类型的触发器和逻辑门电路，可以实现各种复杂
数电实验报告触发器及其应用(共10篇)
数电实验报告触发器及其应用(共10篇) 1、实验目的：掌握触发器的原理和使用方法，学会利用触发器进行计数、存储等应用。 2、实验原理： 触发器是一种多稳态数字电路，具有存储、计数、分频、时序控制等功能。常见的触 发器有RS触发器、D触发器、T触发器、JK触发器等。 RS触发器是由两个交叉互连的反相器组成的，它具有两个输入端R(复位)和S(置位)，一个输出端Q。当输入R=1，S=0时，Q=0;当输入R=0，S=1时，Q=1;当R=S=1时，无法确定Q的状态，称为禁态。 JK触发器是将RS触发器的两个输入端合并在一起而成，即J=S，K=R，当J=1，K=0时，Q=1;当J=0，K=1时，Q=0;当J=K=1时，Q反转。JK触发器具有启动、停止、颠倒相位等功能。 D触发器是由单个输入端D、输出端Q和时钟脉冲输入端组成的，当时钟信号上升沿出现时，D触发器的状态发生改变，如果D=1，Q=1;如果D=0，Q=0。 T触发器只有一个输入端T和一个输出端Q，在每个时钟脉冲到来时，T触发器执行 T→Q操作，即若T=1，则Q取反；若T=0，则Q保持不变。 触发器可以组成计数器、分频器、存储器、状态机等各种数字电路，被广泛用于计算机、控制系统等领域。 3、实验器材： 数码万用表、示波器、逻辑分析仪、CD4013B触发器芯片、几个电阻、电容、开关、 信号发生器等。 4、实验内容： 4.1 RS触发器测试 利用CD4013B芯片来测试RS触发器的功能，在实验中将RS触发器的输入端分别接入CD4013B芯片的端子，用示波器观察输出端的波形变化，并记录下输入输出关系表格，来 验证RS触发器的工作原理。 具体实验步骤如下：
触发器实验报告
实验3 触发器及其应用 一、实验目的 1、掌握基本RS、JK、D和T触发器的逻辑功能 2、掌握集成触发器的逻辑功能及使用方法 3、熟悉触发器之间相互转换的方法 二、实验原理 触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。 1、基本RS触发器 图5－8－1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”、置“1”和“保持”三种功能。通常称S为置“1”端，因为S＝0（R＝1）时触发器被置“1”；R为置“0”端，因为R＝0（S＝1）时触发器被置“0”，当S＝R＝1时状态保持；S＝R＝0时，触发器状态不定，应避免此种情况发生，表5－8－1为基本RS触发器的功能表。 基本RS触发器。也可以用两个“或非门”组成，此时为高电平触发有效。 表5－8－1 输入输出 S R Q n+1Q n+1
0 1 1 0 1 0 0 1 1 1 Q n Q n 0 0 φφ 图5—8—1 基本RS触发器 2、JK触发器 在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。引脚功能及逻辑符号如图5－8－2所示。 JK触发器的状态方程为 Q n+1＝J Q n＋K Q n J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。Q与Q为两个互补输出端。通常把Q＝0、Q＝1的状态定为触发器“0”状态；而把Q＝1，Q＝0定为“1”状态。 图5－8－2 74LS112双JK触发器引脚排列及逻辑符号
数字电路实验计数器的设计
数字电路与逻辑设计实验报告实验七计数器的设计 ：黄文轩 学号：17310031 班级：光电一班
一、实验目的 熟悉J-K触发器的逻辑功能，掌握J-K触发器构成异步计数器和同步计数器。 二、实验器件 1.数字电路实验箱、数字万用表、示波器。 2.虚拟器件: 74LS73，74LS00, 74LS08, 74LS20 三、实验预习 1. 复习时序逻辑电路设计方法 ①根据设计要求获得真值表 ②画出卡诺图或使用其他方式确定状态转换的规律 ③求出各触发器的驱动方程 ④根据已有方程画出电路图。 2. 按实验内容设计逻辑电路画出逻辑图 Ⅰ、16进制异步计数器的设计 异步计数器的设计思路是将上一级触发器的Q输出作为下一级触发器的时钟信号，置所有触发器的J-K为1，这样每次到达时钟下降沿都发生一次计数，每次前一级 触发器从1变化到0都使得后一级触发器反转，即引发进位操作。 画出由J-K触发器组成的异步计数器电路如下图所示：
使用Multisim仿真验证电路正确性，仿真图中波形从上到下依次是从低位到高位 触发器的输出，以及时钟信号。： 可以看出电路正常执行16进制计数器的功能。 Ⅱ、16进制同步计数器的设计 较异步计数器而言，同步计数器要求电路的每一位信号的变化都发生在相同的时间点。
因此同步计数器各触发器的时钟脉冲必须是同一个时钟信号，这样进位信息就要放置在J-K 输入端，我们可以把J-K端口接在一起，当时钟下降沿到来时，如果满足进位条件(前几位触发器输出都为1)则使JK为1，发生反转实现进位。 画出由J-K触发器和门电路组成的同步计数器电路如下图所示 使用Multisim仿真验证电路正确性，仿真图中波形从上到下依次是从低位到高位触发器的输出，计数器进位输出，以及时钟信号。：
数字电路实验课程教学大纲
数字电路实验课程教学大纲 一、课程基本信息 课程代码：92205011 课程中文名称：数字电路实验 课程英文名称：Experiment of Digital Circuit 课程性质：必修课 使用专业：电子信息与科学技术专业 开课学期：第四学期 总学时：36学时 总学分:2学分 预修课程：模拟电路（理论）、模拟电路（实验）及数字电路（理论） 课程简介 本课程是电子信息与科学技术专业的一门重要专业必修课程，它是一门验证理论、巩固所学数字电路理论知识、综合应用基本理论知识进行设计实践的课程。它担负着培养学生理论联系实际的能力，提高学生的动手能力、设计能力、分析问题和解决问题的能力的任务。数字电路实验包括验证基本理论、测试常用中规模芯片的功能、综合性应用及综合设计实验四个方面的内容。通过规范的实验操作训练，使学生学会操作常用的电子仪器设备，掌握基本的数字电路测试方法和调试的基本技能，加深对数字电路工作原理的理解和研究，培养实事求是，严谨的科学作风及创新意识和能力。 教材建议 数字电路实验黄文卿徐卫华李家旺编。 参考书 [1] 康华光主编《电子技术基础》第四版，高等教育出版社，修订时间：2006年。 [2] 阎石主编《数字电子技术基础》第四版，高等教育出版社，修订时间：2006年。 二、课程性质、目的及总体教学要求 课程的基本特性： 数字电路实验是数字电路课程的重要实践环节，学生通过实验将学到的数字电路分析和设计的理论应用于实践。学生通过验证，巩固课堂讲授的理论知识，综合应用电路理论知识，设计小型电路，安装，调
试电路，排除电路故障，培养调试和参数测试的能力，提高运用基本理论知识解决实际问题的能力。该实验课对鼓励学生创新，勇于思考，大胆提出问题，创造性地设计电路，调试电路，对培养创新精神和实践能力有重要作用。 课程的教学目的： 学生通过数字电路实验将学到的数字电路分析和设计的理论应用于实践。学生通过验证，巩固课堂讲授的理论知识，综合应用电路理论知识，设计小型电路，安装，调试电路，排除电路故障，培养调试和参数测试的能力，提高运用基本理论知识解决实际问题的能力。 课程的总体教学要求 通过本课程的学习，学生不仅学习到数字电路实验的基础知识，对小型实用电路设计方法、调试技能有一定的要求，因此对学生独立分析和解决实际问题的能力也要作一定的要求。 1．通过实验要求学生学会数字电路实验常用的仪器及设备的使用。 2．要求学生了解TTL、CMOS中小规模集成电路型号系列，使用注意事项。 3．掌握常用数字集成电路的主要参数及逻辑功能的测试方法。 4．要求学生会分析和设计组合逻辑电路，并能用小规模集成门电路和相应的中规模集成电路实现。5．要求学生学会分析和设计时序逻辑电路，并能用触发器或中规模时序电路实现。 6．要求学生初步具备设计、安装、调试小型实用数字电路的基本技能。 三、章节内容、学时分配及教学要求
总结d触发器和j-k触发器的逻辑功能
总结d触发器和j-k触发器的逻辑功能D触发器和J-K触发器都是常见的数字电路元件，用于存储和操作二进制数据。它们在数字电子学和计算机体系结构中起着重要的作用。下面是它们的逻辑功能的总结：D触发器（D Flip-Flop）： ●D触发器有一个数据输入端D、一个时钟输入端Clock以及两个输出端Q和Q'（Q是 D的输出，Q'是Q的反相输出）。 ●D触发器的逻辑功能是在时钟上升沿时将D输入的值传递到输出。 ●当时钟信号的上升沿到来时，D触发器的内部状态会根据D输入的值进行更新，并且 该状态会被存储在触发器中。 ●D触发器的输出Q将与D输入的值保持一致，而Q'输出则是Q输出的反相。 D触发器的真值表如下所示： Clock | D | Q(t) | Q(t+1) ------------------------------- 0 | X | Q | Q 1 | 0 | Q | 0 1 | 1 | Q | 1 其中，X表示输入值无关。 J-K触发器（J-K Flip-Flop）： ●J-K触发器有两个输入端J（J输入）和K（K输入），一个时钟输入端Clock以及两个 输出端Q和Q'。 ●J-K触发器的逻辑功能是在时钟上升沿时根据J和K输入的值更新输出。 ●J和K输入的值决定了J-K触发器的行为。
●当J和K都为0时，J-K触发器保持先前的状态，即输出保持不变。 ●当J和K都为1时，J-K触发器的行为取决于先前的状态：如果先前的状态为0，则Q 输出为1，如果先前的状态为1，则Q输出为0，这被称为"翻转"操作。 ●当J为1，K为0时，Q输出将被设置为1。 ●当J为0，K为1时，Q输出将被清零。 J-K触发器的真值表如下所示： Clock | J | K | Q(t) | Q(t+1) ------------------------------------ 0 | X | X | Q | Q 1 | 0 | 0 | Q | Q 1 | 0 | 1 | Q | 0 1 | 1 | 0 | Q | 1 1 | 1 | 1 | Q | ~Q (翻转) 其中，X表示输入值无关，~Q表示Q的反相。 需要注意的是，当时钟信号为0时，触发器不会响应输入的变化，无论D触发器还是J-K触发器都会保持其先前的状态，直到时钟信号的下一个上升沿到来。