MCML结构高速数模转换器的设计

数模转换器（DＡＣ）是现代通讯系统中非常重要的部件，比如在有线和无线发射器中，本地振荡器中等等。在这些应用中，DＡＣ要求在8bits 或者更高的分辨率，以及至少１GHｚ的采样频率[１]。通常的ＣMOS 逻辑电路，要达到这些要求还是比较困难的，而采用电流模逻辑以及电流舵结构的DＡＣ，可以达到很高的采样频率，这是由于MOS 电流模逻辑（MＣML ）电路具有高速，抗串扰能力强等优点，而同时，电流舵结构的

DＡＣ也是实现高速转换的理想结构[２]。

同传统的ＣMOS 电路相比，MＣML 逻辑电路实现了低摆幅输出，因而动态功耗小，但由于电路的恒流偏置导致了较大的静态功耗，所以只适合在高频下使用[3]。

1DAC 拓扑结构

本文设计的电流模逻辑DＡＣ采用４+４的分段形式，均

采用温度计译码，其框图如图２所示。本电路电流模逻辑中，低电平为１．3V ，高电平为１．8V 。输入信号首先经过一个

Dlatcｈ的锁存，在经过一个电流模逻辑的缓冲器后，输入的全

摆幅电压转换成了电流模逻辑的电平。转换电平后的信号，输入到二进制码—温度计码转换电路模块，经过转换以后，高四位和低四位分别转换成了１5位的温度计码。解码后的信号要输入一组锁存器中，以达到对电流源开关信号的同步作用，同步后的信号就直接输入到电流源开关上，控制电流源中电流的流向。高位温度计码控制的电流是低位的１６倍，流出的电流经过5０欧姆的电阻进行分压，产生模拟电压，则实现了数字到模拟的转换[４]。

1.1解码电路的设计

本设计中采用行列译码的方式，将四位二进制码分为

两位的行信号和两位的列信号，分别译为3位的温度计码，然后行列温度计码再一次运算，产生所需要的１5位温度计码。

本设计中实现温度计码译码的第一步，其逻辑为：

y １=d １d ２y ２=d ２y 3=d １+d ２

（１）

这样就得到了列信号，记为y１、y２、y3，同理可以得到行信号，记为y４、y5、y６。

第二步译码的逻辑为ｍ=ＡB+Ｃ，而最终的温度计码输出

图１

DＡＣ结构Fig．１

DＡＣstructure

电子设计工程

Electronic Design Engineering

第２3卷Vol．２3第１１期Ｎo．１１２０１5年６月Jun．２０１5

收稿日期：２０１４－０９－０２

稿件编号：２０１４０９０１０

作者简介：邹恒（１９６3—），男，陕西富平人，工程师。研究方向：微电子产品检测。

MCML 结构高速数模转换器的设计

邹恒，齐增亮，罗友哲，姚伟华

（陕西省电子信息产品监督检验院陕西西安7１０００４）

摘要：本文基于MＣML 结构，采用ＴSMＣ０．１8μｍ１Ｐ６M ＣMOS 标准工艺设计方法，通过模拟仿真试验，设计出了一个

8位分段式全温度计编码的高速数模转换器，该电路在采样频率为１GHZ ，输入正弦波频率为１２２MHｚ时，SFDR 达

到了58．35dB ，在采样频率为２GHZ ，输入正弦波频率为２４４MHｚ时，SFDR 达到了5０．２１dB 。关键词：MＣML ；DＡＣ；ＣMOS ；电流源；匹配误差中图分类号：ＴＮ６5

文献标识码：Ａ

文章编号：１６7４－６２3６（２０１5）１１－０１４１－０3

The design of MCML structure high speed DAC

ZOU Heng ，QI Zeng -liang ，LUO You -ｚｈe ，YＡO Wei -ｈua

（Shaanxi Electronic Information Products Supervision&Inspection Institute ，Xi ’an 7１０００４，China ）

Abstract:Ａ8-bit sub -section full tｈerｍoｍetric coded ｈigｈspeed DＡＣwitｈMＣML structure was designed in ＴSMＣ０．１8μｍ１Ｐ６M ＣMOS standard process ．Ｔｈe SFDR of tｈe DＡＣis 58．35dB wｈen tｈe signal frequency is １２２MHｚat １GHｚsaｍple frequency．Ｔｈe SFDR of tｈe DＡＣis 5０．２１dB wｈen tｈe signal frequency is ２４４MHｚat ２GHｚsaｍple frequency．Key words:MＣML ；

DＡＣ；ＣMOS ；current source ；ｍatcｈing error

－１４１－