计算机程序设计综合实验报告
计算机图形学实验报告
《计算机图形学》实验报告姓名：郭子玉 学号：2012211632 班级：计算机12-2班 实验地点：逸夫楼507 实验时间：15.04.10 15.04.17
实验一 1 实验目的和要求 理解直线生成的原理；掌握典型直线生成算法；掌握步处理、分析实验数据的能力； 编程实现DDA 算法、Bresenham 中点算法；对于给定起点和终点的直线，分别调用DDA 算法和Bresenham 中点算法进行批量绘制，并记录两种算法的绘制时间；利用excel 等数据分析软件，将试验结果编制成表格，并绘制折线图比较两种算法的性能。 2 实验环境和工具 开发环境：Visual C++ 6.0 实验平台：Experiment_Frame_One （自制平台） 3 实验结果 3.1 程序流程图 （1）DDA 算法 是 否 否 是 是 开始 计算k ，b K<=1 x=x+1;y=y+k; 绘点 x<=X1 y<=Y1 绘点 y=y+1;x=x+1/k; 结束
（2）Mid_Bresenham 算法 是 否 否 是 是 是 否 是 否 开始 计算dx,dy dx>dy D=dx-2*dy 绘点 D<0 y=y+1；D = D + 2*dx - 2*dy; x=x+1; D = D - 2*dy; x=x+1; x 3.2程序代码 //-------------------------算法实现------------------------------// //绘制像素的函数DrawPixel(x, y); (1)DDA算法 void CExperiment_Frame_OneView::DDA(int X0, int Y0, int X1, int Y1) { //----------请实现DDA算法------------// float k, b; float d; k = float(Y1 - Y0)/float(X1 - X0); b = float(X1*Y0 - X0*Y1)/float(X1 - X0); if(fabs(k)<= 1) { if(X0 > X1) { int temp = X0; X0 = X1; X1 = temp; } 四位全加器 11微电子黄跃21 【实验目的】 采用modelsim集成开发环境，利用verilog硬件描述语言中行为描述模式、结构描述模式或数据流描述模式设计四位进位加法器。 【实验内容】 加法器是数字系统中的基本逻辑器件。多位加法器的构成有两种方式：并行进位和串行进位方式。并行进位加法器设有并行进位产生逻辑，运算速度快；串行进位方式是将全加器级联构成多位加法器。通常，并行加法器比串行级联加法器占用更多的资源，并且随着位数的增加，相同位数的并行加法器比串行加法器的资源占用差距也会越来越大。 实现多位二进制数相加的电路称为加法器,它能解决二进制中1＋1＝10的功能（当然还有 0＋0、0＋1、1＋0）. 【实验原理】 表2 全加器逻辑功能真值表 图4 全加器方框图 图5 全加器原理图 多位全加器连接可以是逐位进位，也可以是超前进位。逐位进位也称串行进位，其逻辑电路简单，但速度也较低。 四位全加器 如图9所示，四位全加器是由半加器和一位全加器组建而成： 图9 四位全加器原理图 【实验步骤】 (1)建立新工程项目： 打开modelsim软件，进入集成开发环境，点击File→New project建立一 个工程项目adder_4bit。 建立文本编辑文件： 点击File→New在该项目下新建Verilog源程序文件 并且输入源程序。 (2)编译和仿真工程项目： 在verilog主页面下，选择Compile— Compile All或点击工具栏上的按钮启动编译，直到project出现status栏全勾，即可进行仿真。 选择simulate - start simulate或点击工具栏上的按钮开始仿真，在跳出来的 start simulate框中选择work-test_adder_4bit测试模块，同时撤销Enable Optimisim前的勾，之后选择ok。 在sim-default框内右击选择test_adder_4bit，选择Add Wave,然后选择simulate-run-runall,观察波形，得出结论，仿真结束。 四位全加器 1、原理图设计 如图9所示，四位全加器是由半加器和一位全加器组建而成： 图9 四位全加器原理图 【仿真和测试结果】 下图为四位全加器的仿真图： 中南大学信息科学与工程学院 实验报告实验名称 实验地点科技楼四楼 实验日期2014年6月 指导教师 学生班级 学生姓名 学生学号 提交日期2014年6月 实验一Window图形编程基础 一、实验类型：验证型实验 二、实验目的 1、熟练使用实验主要开发平台VC6.0； 2、掌握如何在编译平台下编辑、编译、连接和运行一个简单的Windows图形应用程序； 3、掌握Window图形编程的基本方法； 4、学会使用基本绘图函数和Window GDI对象； 三、实验内容 创建基于MFC的Single Document应用程序（Win32应用程序也可，同学们可根据自己的喜好决定），程序可以实现以下要求： 1、用户可以通过菜单选择绘图颜色； 2、用户点击菜单选择绘图形状时，能在视图中绘制指定形状的图形； 四、实验要求与指导 1、建立名为“颜色”的菜单，该菜单下有四个菜单项：红、绿、蓝、黄。用户通过点击不同的菜单项，可以选择不同的颜色进行绘图。 2、建立名为“绘图”的菜单，该菜单下有三个菜单项：直线、曲线、矩形 其中“曲线”项有级联菜单，包括：圆、椭圆。 3、用户通过点击“绘图”中不同的菜单项，弹出对话框，让用户输入绘图位置，在指定位置进行绘图。 五、实验结果： 六、实验主要代码 1、画直线：CClientDC *m_pDC;再在OnDraw函数里给变量初始化m_pDC=new CClientDC(this); 在OnDraw函数中添加： m_pDC=new CClientDC(this); m_pDC->MoveTo(10,10); m_pDC->LineTo(100,100); m_pDC->SetPixel(100,200,RGB(0,0,0)); m_pDC->TextOut(100,100); 2、画圆： void CMyCG::LineDDA2(int xa, int ya, int xb, int yb, CDC *pDC) { int dx = xb - xa; int dy = yb - ya; int Steps, k; float xIncrement,yIncrement; float x = xa,y= ya; if(abs(dx)>abs(dy)) 实验一四位串行进位加法器的设计 一、实验目的 1.理解一位全加器的工作原理 2.掌握串行进位加法器的逻辑原理 3.进一步熟悉Quartus软件的使用，了解设计的全过程， 二、实验内容 1.采用VHDL语言设计四位串行进位的加法器 2.采用画原理图的方法设计四位串行进位加法器 三、实验步骤 1、使用VHDL语言设计 1.打开File—>New Project Wizard输入文件名adder4保存在D盘内，打开File—>New—>VHDL File,从模版中选择库的说明，use语句的说明，实体的说明，结构体的说明，编写VHDL代码，然后保存、编译。打开File—>New—>Other File—>Vector Waveform File,查找引脚，从Edit中选择End Time 输入40、ns 保存。从Assignments—>Settings—>Simulator Settings —>Functional 然后Processing—>Generate Functional Simnlation Netlist —>确定。选择Start Simulation保存最后的波形图，打开File —>close关闭工程。 底层文件： LIBRARY ieee; USE fadder IS PORT ( a, b,cin : IN STD_LOGIC; s, co : OUT STD_LOGIC ); END fadder; ARCHITECTURE arc1 OF fadder IS BEGIN s<=a xor b xor cin; co<=((a xor b)and cin)or(a and b); END arc1; 顶层文件： LIBRARY ieee; USE adder4 IS PORT ( c0: IN STD_LOGIC; a,b : IN STD_LOGIC_VECTOR(3 DOWNTO 0); s : OUT STD_LOGIC_VECTOR(3 DOWNTO 0); c4 : OUT STD_LOGIC ); 目录 实验一直线的DDA算法 一、【实验目的】 1.掌握DDA算法的基本原理。 2.掌握DDA直线扫描转换算法。 3.深入了解直线扫描转换的编程思想。 二、【实验内容】 1.利用DDA的算法原理，编程实现对直线的扫描转换。 2.加强对DDA算法的理解和掌握。 三、【测试数据及其结果】 四、【实验源代码】 #include #include 加法器实验报告文档2篇 Adder experiment report document 编订：JinTai College 加法器实验报告文档2篇 小泰温馨提示：实验报告是把实验的目的、方法、过程、结果等记录下来，经过整理，写成的书面汇报。本文档根据实验报告内容要求展开说明，具有实践指导意义，便于学习和使用，本文下载后内容可随意修改调整及打印。 本文简要目录如下：【下载该文档后使用Word打开，按住键盘Ctrl键且鼠标单击目录内容即可跳转到对应篇章】 1、篇章1：加法器实验报告文档 2、篇章2：加法器的基本原理实验报告文档 篇章1:加法器实验报告文档 【实验名称】 【目的与要求】 1.掌握1位全加器的设计 2.学会1位加法器的扩展【实验内容】 1.设计1位全加器 2.将1位全加器扩展为4位全加器 3.使4位的全加器能做加减法运算 【操作步骤】 1.1位全加器的设计 （1）写出1位全加器的真值表 （2）根据真值表写出表达式并化简 （3）画出逻辑电路 （4）用quartusII进行功能仿真，检验逻辑电路是否正确，将仿真波形截图并粘贴于此 （5）如果电路设计正确，将该电路进行封装以用于下一个环节 2.将1位全加器扩展为4位全加器 （1）用1位全加器扩展为4位的全加器，画出电路图 （2）分别用两个4位补码的正数和负数验证加法器的正确性（注意这两 个数之和必须在4位补码的数的范围内，这两个数包括符号在内共4位），用quartusII进行功能仿真并对仿真结果进行截图。 3.将4位的全加器改进为可进行4位加法和减法的运算器 （1）在4位加法器的基础上，对电路进行修改，使该电路不仅能进行加 法运算而且还能进行减法运算。画出该电路 （2）分别用两个4位补码的正数和负数验证该电路的正确性（注意两个 数之和必须在4位补码的数的范围内），用quartusII 进行功能仿真并对仿真结果进行截图。 【附录】 篇章2:加法器的基本原理实验报告文档【按住Ctrl键点此返回目录】 一、实验目的 1、了解加法器的基本原理。掌握组合逻辑电路在Quartus Ⅱ中的图形输入方法及文本输入方法。 2、学习和掌握半加器、全加器的工作和设计原理 汇编语言程序设计实验 一、实验内容 1.学习并掌握IDE86集成开发环境的使用，包括编辑、编译、链接、 调试与运行等步骤。 2.参考书例4-8，P165 （第3版161页）以单步形式观察程序的 执行过程。 3.修改该程序，求出10个数中的最大值和最小值。以单步形式观 察，如何求出最大值、最小值。 4.求1到100 的累加和，并用十进制形式将结果显示在屏幕上。 要求实现数据显示，并返回DOS状态。 二、实验目的 1.学习并掌握IDE86集成开发环境的使用 2.熟悉汇编语言的基本算法，并实际操作 3.学会利用IDE86进行debug的步骤 三、实验方法 1.求出10个数中的最大值和最小值 (1)设计思路：利用冒泡法，先对数据段的10个数字的前2个比 较，把二者中大的交换放后面。在对第二个和第三个数比较，把 二者中较大的交换放后面，依此类推直到第十个数字。这样第十 位数就是10个数里面最大的。然后选出剩下9个数字里面最大 的，还是从头开始这么做，直到第九个数字。以此类推直到第一 个数字。 (2)流程图 2.求1到100 的累加和，并用十进制形式将结果显示在屏幕上。 要求实现数据显示，并返回DOS状态 (1)设计思路：结果存放在sum里面，加数是i(初始为1)，进行 100次循环，sum=sum+I，每次循环对i加1. (2)流程图： 四、 1.求出10个数中的最大值和最小值 DSEG SEGMENT NUM DB -1,-4,0,1,-2,5,-6,10,4,0 ;待比较数字 DSEG ENDS CODE SEGMENT ASSUME DS:DSEG,CS:CODE START:MOV AX,DSEG MOV DS,AX LEA SI,NUM MOV DX,SI MOV CL,9 ;大循环计数寄存器初始化 NEXT1:MOV BL,CL ;大循环开始，小循环计数器初始化MOV SI,DX NEXT2:MOV AL,[SI+1] CMP [SI],AL ;比较 JGGONE ;如果后面大于前面跳到小循环末尾CHANGE:MOV AH,[SI] ;交换 MOV [SI+1],AH MOV [SI],AL JMP GONE GONE:add SI,1 DEC BL JNZ NEXT2 《大学计算机基础Ⅰ》课程 实验报告 (以上由学生填写） 西南大学计算机与信息科学学院 计算机基础教育系 2017年１２月8日 实验成绩记载 课程Array实验报告一 一、实验题目:Ｗin７得基本操作、文件管理与控制面板得使用 二、实验目得： 1．掌握“计算机"（资源管理器）得使用。 2．掌握文件与文件夹得基本操作。 3．了解显示属性得相关内容,掌握显示属性得设置。 4．掌握鼠标、键盘得属性设置。 5．掌握应用程序得添加/删除功能。 6．掌握输入法得设置方法. 7．掌握系统属性得设置方法。 8．掌握计算机名或域得查瞧及更改方法。 三、实验主要内容及过程(实验主要内容得介绍、主要得操作步骤） （列出实验主要内容通过截屏显示出操作过程以及实验结果) （一）文件与文件夹得管理 1、双击桌面上“计算机"→选择Ｄ盘→空白处右击选择“新建”重命名 文件夹→改名为“wiｎｄｏws练习”→双击“ｗindows练习"→右击空白处分别新建三个文件夹为“LX1”、“LX2”、“LX3”. 2、双击“C盘”打开→搜索框搜索“*、wmf”单击搜索按钮→选择任 意三个图片文件→右击→选择“复制”→粘贴至“LX1"文件夹中→并对三个文件分别重命名为“图片1、wmf”、“图片2、ｗmf”、“图片3、wmｆ”。 3、打开“ＬＸ1”文件夹→右击图片“1、ｗmf”→剪切→打开“LX2” 文件夹→右击空白处点击“粘贴”→选中剩下得两个文件→复制→打开“ＬX３”文件夹→右击选择“粘贴”→右击“LX2”选择“剪切” →打开“LX1”文件夹→右击选择“粘贴” 4、右击“LX3”文件夹→选择“属性”→选择“常规”属性卡→勾选“隐 藏”→右击“ＬX2"文件夹→选择“常规"属性卡→勾选“已读" 半加器、全加器、串行进位加法器以及超前进位加法器 一、实验原理 1.一位半加器 A和B异或产生和Sum，与产生进位C 2.一位全加器 将一位半加器集成封装为halfadder元件，使用两个半加器构成一位的全加器 3.4位串行进位加法器 将一位全加器集成封装为Fulladder元件，使用四个构成串行进位加法器 4.超前进位加法器（4位） ⑴AddBlock 产生并行进位链中的ti(即Cthis)和di（即Cpass），以及本位结果Sum ⑵进位链（Cmaker） 四位一组并行进位链，假设与或非门的级延迟时间为1.5ty，与非门的延迟时间为1ty，在di和ti产生之后，只需2.5ty就可产生所有全部进位 ⑶超前进位加法器 将以上二者结合起来即可完成，A和B各位作为各个AddBlock的输入，低一位的进位Ci-1作为本位AddBlock的C-1的输入。各个AddBlock输出的C_this和C_pass作为对应的Cmaker的thisi和passi的输入。 二、实验器材 QuartusII仿真软件，实验箱 三、实验结果 1.串行进位加法器结果 2.超前进位加法器结果 四、实验结果分析 1.实验仿真结果显示串行加法器比超前进位加法器快，部分原因应该是电路结构优化 不到位。另外由于计算的位数比较少，超前进位加法链结构较复杂，所以优势没体现出来，反倒运作的更慢一点。当位数增加的时候，超前进位加法器会比串行的更快。 2.波形稳定之前出现上下波动，应该与“竞争冒险”出现的情况类似，门的延迟和路径 的不同导致了信号变化时到达的时间有先有后，因此在最终结果形成前出现了脉冲尖峰和低谷；另外也可能部分原因由于电路结构优化的不到位所致 西安交通大学实验报告 课程_微机与接口技术第页共页 系别__生物医学工程_________实验日期:年月日 专业班级_____组别_____交报告日期:年月日 姓名__ 学号__报告退发 ( 订正、重做 ) 同组人_教师审批签字 实验一汇编语言程序设计 一、实验目的 1、掌握Lab6000p实验教学系统基本操作； 2、掌握8088/8086汇编语言的基本语法结构； 3、熟悉8088/8086汇编语言程序设计基本方法 二、实验设备 装有emu8086软件的PC机 三、实验内容 1、有一个10字节的数组，其值分别是80H，03H，5AH，FFH，97H，64H，BBH，7FH，0FH，D8H。编程并显示结果： 如果数组是无符号数，求出最大值，并显示； 如果数组是有符号数，求出最大值，并显示。 2、将二进制数500H转换成二－十进制（BCD）码，并显示“500H的BCD是：” 3、将二－十进制码（BCD）7693转换成ASCII码，并显示“BCD码7693的ASCII是：” 4、两个长度均为100的内存块，先将内存块1全部写上88H，再将内存块1的内容移至内存块2。在移动的过程中，显示移动次数1，2 ，3…0AH…64H（16进制－ASCII码并显示子 程序） 5、键盘输入一个小写字母(a~z)，转换成大写字母 显示：请输入一个小写字母(a~z)： 转换后的大写字母是： 6、实现4字节无符号数加法程序，并显示结果，如99223344H + 99223344H = xxxxxxxxH 四、实验代码及结果 1.1、实验代码： DATA SEGMENT SZ DB 80H,03H,5AH,0FFH,97H,64H,0BBH,7FH,0FH,0D8H;存进数组 SHOW DB 'THE MAX IS: ','$' DATA ENDS CODE SEGMENT ASSUME CS:CODE,DS:DATA START: MOV AX,DATA ;把数据的基地址赋给DS MOV DS,AX MOV DX,OFFSET SHOW ;调用DOS显示字符串 MOV AH,09H INT 21H MOV SI ,OFFSET SZ ;数组的偏移地址赋给SI MOV CX,10 ;存进数组的长度给CX MOV DH,80H ;将数组的第一个数写进DH NEXT: MOV BL,[SI] ;将数组的第一个数写进BL CMP DH,BL ;比较DH和BL中数的到校 JAE NEXT1 ;如果DH中的数大于BL中，将跳转到NEXT1 MOV DH,BL ;如果DH中的数小于BL中，将BL中的数赋给DH NEXT1: INC SI ;偏移地址加1 LOOP NEXT;循环，CX自减一直到0，DH中存数组的最大值 ;接下来的程序是将将最大值DH在屏幕上显示输出 MOV BX,02H NEXT2: MOV CL,4 ROL DH,CL ;将DH循环右移四位 《大学计算机基础Ⅰ》课程 实验报告手册 \ 实验教师（签字） 西南大学计算机与信息科学学院 计算机基础教育系 年月日 一、实验说明 本课程实验分为一般性实验（验证和简单设计）和综合性实验（课程设计）两部分。从第3周开始参考实验任务书（本报告中的五部分）完成每周规定的实验，并根据进度按要求认真填写本实验报告中的六、七部分，此实验报告将作为实验成绩评定的依据之一。 本课程实验从开课学期第3周开始实习，每周2学时，16周结束，共28学时。除统一安排的时间外，学生还可根据自己的实际适当安排课余时间上机。上机内容参见本报告中的“五、实验任务书”部分。 二、实验目的 通过本实验，让学生掌握计算机的基本操作和基本技能，能够学会知识的运用与积累，能够举一反三，具备一定的独立解决问题的能力和信心，培养学生熟练地使用常用软件的能力及严肃认真的科学作风，为今后的学习和工作打下良好的基础。 三、实验要求 1、每次实验课将考勤，并作为实验成绩的重要依据。 2、每次实验前学生必须充分准备每次的实验内容，以保证每次上机实验的效果。实验过程中必须独立完成。 3、学期结束时，每位同学应将自己的《实验报告》交各专业班长或学习委员，由班长或学习委员以专业为单位、按学号从小到大排列好统一交给实验指导老师，否则无实验成绩。 四、实验报告要求 一共要求填写3个阶段性实验报告、1个综合性实验报告和1份学期总结，与每份实验报告对应产生的电子文档交由实验老师指定的位置，该电子文档也将作为实验成绩评定的依据之一。 五、实验任务书 教材：《大学计算机基础》第五版高等教育出版社 实验参考书：《大学计算机基础实践教程》高等教育出版社 实验一：指法练习、汉字录入 实验目的： 1．掌握鼠标和键盘的使用及正确的操作指法。 2．掌握微型计算机的打开和关闭操作 3．熟悉键盘指法和文字录入 4．了解中英文切换，全半角的切换 实验任务： 1．参见实验参考书中的实验1-1-1中的[任务1]（7页） 2．参见实验参考书中的实验1-1-1中的[任务3]（7页） 实验二：Windows的基本操作和文件管理操作 实验目的： 1．掌握Windows的基本知识和基本操作 2．掌握“Windows资源管理器”和“我的电脑”的使用 实验任务： 1．参见实验参考书中的实验1-2-1中的全部任务（14页） 2．参见实验参考书中的实验1-2-2中的全部任务（18页） 计算机图形学 实验报告 姓名：谢云飞 学号：20112497 班级：计算机科学与技术11-2班实验地点：逸夫楼507 实验时间：2014.03 实验1直线的生成 1实验目的和要求 理解直线生成的原理；掌握典型直线生成算法；掌握步处理、分析 实验数据的能力； 编程实现DDA算法、Bresenham中点算法；对于给定起点和终点的 直线，分别调用DDA算法和Bresenham中点算法进行批量绘制，并记 录两种算法的绘制时间；利用excel等数据分析软件，将试验结果编 制成表格，并绘制折线图比较两种算法的性能。 2实验环境和工具 开发环境：Visual C++ 6.0 实验平台：Experiment_Frame_One（自制平台）。 本实验提供名为 Experiment_Frame_One的平台，该平台提供基本 绘制、设置、输入功能，学生在此基础上实现DDA算法和Mid_Bresenham 算法，并进行分析。 ?平台界面：如错误！未找到引用源。所示 ?设置：通过view->setting菜单进入，如错误！未找到引 用源。所示 ?输入：通过view->input…菜单进入.如错误！未找到引用 源。所示 ?实现算法： ◆DDA算法：void CExperiment_Frame_OneView::DDA(int X0, int Y0, int X1, int Y1) Mid_Bresenham法：void CExperiment_Frame_OneView::Mid_Bresenham(int X0, int Y0, int X1, int Y1) 3实验结果 3.1程序流程图 1）DDA算法流程图：开始 定义两点坐标差dx，dy，以及epsl，计数k=0，描绘点坐标x,y，x增 量xIncre，y增量yIncre ↓ 输入两点坐标x1,y1,x0,y0 ↓ dx=x1-x0,dy=y1-y0; ＿＿＿＿＿＿＿＿＿↓＿＿＿＿＿＿＿＿＿ ↓↓ 若|dx|>|dy| 反之 epsl=|dx| epsl=|dy| ↓＿＿＿＿＿＿＿＿...＿＿＿＿＿＿＿＿↓ ↓ xIncre=dx/epsl; yIncre=dy/epsl ↓ 填充(强制整形)(x+0.5,y+0.5); ↓←←←← 横坐标x+xIncre; 纵坐标y+yIncre; ↓↑ 若k<=epsl →→→k++ ↓ 结束 2）Mid_Bresenham算法流程图开始 ↓ 定义整形dx,dy,判断值d,以及UpIncre,DownIncre,填充点x,y ↓ 输入x0,y0,x1,y1 ＿＿＿＿＿＿↓＿＿＿＿＿＿ ↓↓ 若x0>x1 反之 x=x1;x1=x0;x0=x; x=x0; 题目：1位全加器的设计 一．实验目的 1.熟悉QUARTUSII软件的使用； 2.熟悉实验硬件平台的使用； 3.掌握利用层次结构描述法设计电路。 二．实验原理 由于一位全加器可由两个一位半加器与一个或门构成，首先设计半加器电路，将其打包为半加器模块；然后在顶层调用半加器模块组成全加器电路；最后将全加器电路编译下载到实验箱，其中ain,bin,cin信号可采用实 验箱上SW0,SW1,SW2键作为输入，并将输 入的信号连接到红色LED管 LEDR0,LEDR1,LEDR2上便于观察，sum,cout 信号采用绿色发光二极管LEDG0,LEDG1来 显示。 三．实验步骤 1.在QUARTUSII软件下创建一工程，工程名为full_adder，芯片名为EP2C35F672C6； 2.新建Verilog语言文件，输入如下半加器Verilog语言源程序； module half_adder(a,b,s,co); input a,b; output s,co; wire s,co; assign co=a & b; assign s=a ^ b; Endmodule 3.保存半加器程序为，进行功能仿真、时序仿真，验证设计的正确性。 其初始值、功能仿真波形和时序仿真波形分别如下所示 4.选择菜单File→Create/Update→Create Symbol Files for current file，创建半加器模块； 5.新建一原理图文件，在原理图中调用半加器、或门模块和输入，输出引脚，按照图1所示连接电路。并将输入ain,bin,cin连接到FPGA的输出端，便于观察。完成后另保存full_adder。 电路图如下 6.对设计进行全编译，锁定引脚，然后分别进行功能与时序仿真，验证全加器的逻辑功能。其初始值、功能仿真波形和时序仿真波形分别如下所示 四位全加器 11微电子黄跃1117426021 【实验目的】 采用modelsim集成开发环境，利用verilog硬件描述语言中行为描述模式、结构描述模式或数据流描述模式设计四位进位加法器。 【实验内容】 加法器是数字系统中的基本逻辑器件。多位加法器的构成有两种方式：并行进位和串行进位方式。并行进位加法器设有并行进位产生逻辑，运算速度快；串行进位方式是将全加器级联构成多位加法器。通常，并行加法器比串行级联加法器占用更多的资源，并且随着位数的增加，相同位数的并行加法器比串行加法器的资源占用差距也会越来越大。 实现多位二进制数相加的电路称为加法器,它能解决二进制中1＋1＝10的功能（当然还有 0＋0、0＋1、1＋0）. 【实验原理】 全加器 除本位两个数相加外，还要加上从低位来的进位数，称为全加器。图4为全 加器的方框图。图5全加器原理图。被加数A i 、加数B i 从低位向本位进位C i-1 作 为电路的输入，全加和S i 与向高位的进位C i 作为电路的输出。能实现全加运算 功能的电路称为全加电路。全加器的逻辑功能真值表如表2中所列。 信号输入端信号输出端 A i B i C i S i C i 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 表2 全加器逻辑功能真值表 图4 全加器方框图 图5 全加器原理图 多位全加器连接可以是逐位进位，也可以是超前进位。逐位进位也称串行进位，其逻辑电路简单，但速度也较低。 四位全加器 如图9所示，四位全加器是由半加器和一位全加器组建而成： 图9 四位全加器原理图 【实验步骤】 (1)建立新工程项目： 打开modelsim软件，进入集成开发环境，点击File→New project建立一 微机原理实验报告 学院： 专业班级： 姓名 学号 实验一汇编语言编程基础 1.3汇编语言程序上机操作和调试训练 一．功能说明 运用8086汇编语言，编辑多字节非压缩型BCD数除法的简单程序，文件名取为*.ASM。 运用MASM﹒EXE文件进行汇编，修改程序中的各种语法错误，直至正确，形成*.OBJ文件。 运用LINK.EXE文件进行连接，形成*.EXE文件。 仔细阅读和体会DEBUG调试方法，掌握各种命令的使用方法。 运用DEBUG。EXE文件进行调试，使用单步执行命令—T两次，观察寄存器中内容的变化，使用察看存储器数据段命令—D，观察存储器数据段内数值。 再使用连续执行命令—G，执行程序，检查结果是否正确，若不正确可使用DEBUG的设置断点，单步执行等功能发现错误所在并加以改正。 二．程序流程图 设置被除数、商的地址指针 设置单位除法次数计数器 取被除数一位作十进制调整 作字节除法、存商 N 被除数各位已除完？ Y 显示运算结果 结束 三．程序代码 修改后的程序代码如下： DATA SEGMENT A D B 9,6,8,7,5 B DB 5 C DB 5 DUP (0) N EQU 5 DATA ENDS CODE SEGMENT ASSUME CS:CODE,DS:DATA,ES:DATA START: MOV AX,DATA MOV DS,AX MOV ES,AX CLD LEA SI,A LEA DI,C MOV CX,N MOV AH,0 LP1: LODSB AAD DIV B STOSB LOOP LP1 MOV CX,N LEA DI,C LP2: MOV DL,[DI] ADD DL,30H MOV AH,2 INT 21H INC DI LOOP LP2 MOV AH,4CH INT 21H CODE ENDS END START 四．实验感想和收获 通过这次试验，我对微机原理上级试验环境有了初步的认识，可以较为熟练地对汇编语言进行编译，汇编及连接，同时也学会了用DEBUG调试程序，收获很大。 在这次试验中我也遇到了一些困难。在刚开始我发现自己无法打开MASM.EXE，计算机提示是由于版本不兼容。我这才想起来我的操作系统是64位的，和该软件版本不兼容。不过我并没有放弃，经过我的摸索之后，我发现用DOSBOX这个程序可以解决我的电脑运行不了该程序的问题。在解决了第一个难题后，我开始着手改正试验1.3中的语法错误和逻辑错误，但是无论我怎么修改却始终都无法通过编译，并且基本上每句话都有编译错误。根据我多年编程的经验来看，这应该是中文输入法在搞鬼，之后我耐心地把程序重新输了一遍，果然通过了编译，并且之后的连接也进行的很顺利。在用DEBUG调试时发现得出的结果也很正确。 尽管这次的实验内容非常简单，仅仅是教会我们一些基本的操作，但我却明显感觉到了汇编语言和C语言等高级语言所不同的地方。越是底层，基础的东西就越不人性化，用C语言一行代码就能实验的功能在汇编语言中可能要花上数十行。看来汇编语言的学习不是几周就能速成的，必须要有长年累月的积淀才能掌握。 《大学计算机基础》实验3.1 文件和文件夹的管理 实验报告 专业班级：经贸1103 姓名——- 学号201118910315 指导教师：———完成时间：2011.10 一、实验题目 文件和文件夹的管理 二、实验目的 1.熟悉Windows XP的文件系统。 2.掌握资源管理器的使用方法。 3.熟练掌握在Windows XP资源管理器下，对文件（夹）的选择、新建、移动、复制、删除、重命名的操作方法。 三、实验内容 1.启动资源管理器并利用资源管理器浏览文件。 2.在D盘创建文件夹 3.在所创建文件夹中创建Word文件。 4.对所创建文件或文件夹执行复制、移动、重命名、删除、恢复、创建快捷方式及设置共享等操作。 四、实验步骤 （一）文件与文件夹管理 1.展开与折叠文件夹。右击开始，打开资源管理器，在左窗格中点击“+”展开，点击“—”折叠 2.改变文件显示方式。打开资源管理器/查看，选择缩略、列表，排列图标等 3.建立树状目录。在D盘空白处右击，选择新建/文件夹，输入经济贸易学院，依次在新建文件夹中建立经济类1103班/王帅、王鹏 4..创建Word并保存。打开开始/程序/word，输入内容。选择文件/另存为，查找D盘/经济贸易学院/1103班/王帅，单击保存 5.复制、移动文件夹 6.重命名、删除、恢复。右击文件夹，选择重命名，输入新名字；选择删除，删除文件 7.创建文件的快捷方式。右击王帅文件夹，选择发送到/桌面快捷方式 8.设置共享文件。右击王帅，选择属性/共享/在网络上共享这个文件/确定 9.显示扩展名。打开资源管理器/工具/文件夹选项/查看/高级设置，撤销隐藏已知文件的扩展名 （二）控制面板的设置。 1.设置显示属性。右击打开显示属性/桌面、屏幕保护程序 2.设置鼠标。打开控制面板/鼠标/按钮（调整滑块，感受速度）、指针 3.设置键盘。打开控制面板/键盘/速度（调整滑块，感受速度）、硬件 4.设置日期和时间打开控制面板/日期和时间 5.设置输入法。打开控制面板/区域与语言选项/详细信息/文字服务与输入语言 实验四：8位加法器设计实验 1.实验目的：熟悉利用quartus原理图输入方法设计简单组合电路，掌握层次化设计方法。 2.实验原理：一个八位加法器可以由八个全加器构成，加法器间的进位可以串行方式实现，即将低位加法器的进位输出cout与相邻的高位加法器的最低进位输入信号cin相接。 3.实验任务：完成半加器，全加器，八位加法器设计，使用例化语句，并将其设计成一个原件符号入库，做好程序设计，编译，程序仿真。 1）编译成功的半加器程序： module h_adder(a,b,so,co); input a,b; output so,co; assign so=a^b; assign co=a&b; endmodule 2）编译成功的全加器程序： module f_adder(ain,bin,cin,cout,sum); output cout,sum;input ain,bin,cin; wire net1,net2,net3; h_adder u1(ain,bin,net1,net2); h_adder u2(.a(net1),.so(sum),.b(cin),.co(net3)); or u3(cout,net2,net3); endmodule 3）编译成功的八位加法器程序： module f_adder8(ain,bin,cin,cout,sum); output [7:0]sum; output cout;input [7:0]ain,bin;input cin; wire cout0, cout1, cout2 ,cout3, cout4,cout5,cout6; f_adder u0(.ain(ain[0]),.bin(bin[0]),.cin(cin),.sum(sum[0]) ,.cout(cout0)); f_adder u1(.ain(ain[1]),.bin(bin[1]),.cin(cout0),.sum(sum[1 ]),.cout(cout1)); f_adder u2(.ain(ain[2]),.bin(bin[2]),.cin(cout1),.sum(sum[2 ]),.cout(cout2)); f_adder u3(.ain(ain[3]),.bin(bin[3]),.cin(cout2),.sum(sum[3 ]),.cout(cout3)); f_adder u4(.ain(ain[4]),.bin(bin[4]),.cin(cout3),.sum(sum[4 微 机 原 理 实 验 报 告 班级： 指导老师：学号： 姓名： 实验一两个多位十进制数相加的实验 一、实验目的 学习数据传送和算术运算指令的用法 熟悉在PC机上建立、汇编、链接、调试和运行汇编语言程序的过程。 二、实验内容 将两个多位十进制数相加，要求被加数和加数均以ASCII码形式各自顺序存放在以DATA1、DATA2为首的5个内存单元中（低位在前），结果送回DATA1处。 三、程序框图 图3-1 四、参考程序清单 DATA SEGMENT DATA1 DB 33H,39H,31H,37H,34H;被加数 DATA1END EQU $-1 DATA2 DB 34H,35H,30H,38H,32H;加数 DATA2END EQU $-1 SUM DB 5 DUP(?) DATA ENDS STACK SEGMENT STA DB 20 DUP(?) TOP EQU LENGTH STA STACK ENDS CODE SEGMENT ASSUME CS:CODE,DS:DATA,SS:STACK,ES:DATA START: MOV AX,DATA MOV DS,AX MOV AX,STACK MOV SS,AX MOV AX,TOP MOV SP,AX MOV SI,OFFSET DATA1END MOV DI,OFFSET DATA2END CALL ADDA MOV AX,4C00H INT 21H ADDA PROC NEAR MOV DX,SI MOV BP,DI MOV BX,05H AD1: SUB BYTE PTR [SI],30H SUB BYTE PTR [DI],30H DEC SI DEC DI DEC BX JNZ AD1 MOV SI,DX MOV DI,BP MOV CX,05H CLC AD2: MOV AL,[SI] MOV BL,[DI] ADC AL,BL 《大学计算机基础》 上机实验报告 班级： 姓名： 学号： 授课教师： 日期：年月日 目录 一、Windows操作系统基本操作 ............................. - 1 - 二、Word文字处理基本操作 ................................ - 4 - 三、Excel电子表格基本操作 ............................... - 6 - 四、PowerPoint幻灯片基本操作 ............................ - 8 - 五、网页设计基本操作..................................... - 9 - 六、Access数据库基本操作 ............................... - 10 - 上机实验作业要求： ○1在实验报告纸上手写并粘贴实验结果； ○2每人将所有作业装订在一起（要包封面）； ○3全部上机实验结束后全班统一上交； ○4作业内容不得重复、输入的数据需要有差别。 实验名称一、Windows操作系统基本操作 实验目的1、掌握Windows的基本操作方法。 2、学会使用“画图”和PrntScr快捷键。 3、学会使用“计算器”和Word基本操作。 实验内容 1、日历标注 利用“画图”和Word软件，截取计算机上日历的图片并用文字、颜色、图框等标注出近期的节假日及其名称，并将结果显示保存在下面（参考下面样图）。 运行结果是： 主要操作步骤是： 2、科学计算 利用“计算器”和Word软件，计算下列题目，并将结果截图保存在下面（参考样图）。 ○1使用科学型计算器，求8!、sin(8)、90、74、20、67、39、400、50.23、ln(785)的平均值、和值，并用科学计数法显示。 运行结果是： ②将以下十、八、十六进制数转换为二进制数：(894.8125)10、(37.5)8、(2C.4B)16 运行结果是：（需要下载使用“唯美计算器”） ○3计算下列二进制数的加法与乘法：101.1+11.11；1101*1011 运行结果是：（参考样图） 写出主要操作步骤： 3、实验心得体会4位全加器实验报告
计算机图形学实验报告 (2)
实验一四位串行进位加法器的设计实验报告
计算机图形学实验报告
加法器实验报告文档2篇
微机原理实验报告
大学计算机实验报告
计组-加法器实验报告
微机原理实验报告
大学计算机实验报告2
计算机图形学实验报告
FPGA一位全加器设计实验报告
4位全加器实验报告.doc
四川大学微机原理实验报告..
大学生计算机实验报告(完整版)
八位加法器设计实验报告
微机原理实验报告
《大学计算机基础》上机实验报告