西电计组实验报告

计算机组成原理

实验报告

班级： ****

学号： *****

姓名： **

地点： ***

时间： ***

计算机组成原理与体系结构课程设计实验报告

基本模型机设计与实现

一．实验目的

1．深入理解基本模型计算机的功能、组成知识； 2．深入学习计算机各类典型指令的执行流程；

3．学习微程序控制器的设计过程和相关技术，掌握LPM_ROM 的配置方法。

4．在掌握部件单元电路实验的基础上，进一步将单元电路组成系统，构造一台基本模型计算机。

5．定义五条机器指令，并编写相应的微程序，上机调试，掌握计算机整机概念。掌握微程序的设计方法，学会编写二进制微指令代码表。

6．通过熟悉较完整的计算机的设计，全面了解并掌握微程序控制方式计算机的设计方法。

二．实验原理

1．在部件实验过程中，各部件单元的控制信号是人为模拟产生的，而本实验将能在微过程控制下自动产生各部件单元控制信号，实现特定的功能。实验中，计算机数据通路的控制将由微过程控制器来完成，CPU 从内存中取出一条机器指令到指令执行结束的一个指令周期，全部由微指令组成的序列来完成，即一条机器指令对应一个微程序。

2．指令格式

（1）指令格式

采用寄存器直接寻址方式，其格式如下：

其中，

其中IN RAM 中装入程序和数据，检查写入是否正确，并能启动程序执行，还必须设计三个控制台操作微程序。

1,存储器读操作（KRD ）：下载实验程序后按总清除按键（CLR ）后，控制台SWA 、SWB 为“0 0”时，可对RAM 连续手动读入操作。

2,存储器写操作（KWE ）：下载实验程序后按总清除按键（CLR ）后，控制台SWA 、SWB 为“0 1”时，可对RAM 连续手动写操作。

3、启动程序（RP ）：下载实验程序后按总清除按键（CLR ）后，控制台SWA 、SWB 为“1 1”时，即可转入到微地址“01”号“取指令”微指令，启动程序运行。 根据以上要求设计数据通路框图，如图5-1所示。

表6-1 24位微代码定义：

表6-2 A 、B 、C 各字段功能说明：

24(1) uA5—uA0：微程序控制器的微地址输出信号，是下一条要执行的微指令的微地址。

(2) S3、S2、Sl 、S0：由微程序控制器输出的ALU 操作选择信号，以控制执行16种算术操作或16种逻辑操作中的某一种操作。

(3) M ：微程序控制输出的ALU 操作方式选择信号端。M ＝0执行算术操作；M ＝l 执行逻辑操作。 (4)Cn ：微程序控制器输出的进位标志信号，Cn ＝0表示ALU 运算时最低位有进位，Cn ＝1则表示无进位。 (5)WE ：微程序控制器输出的RAM 控制信号。当/CE ＝0时，如WE ＝0为存储器读；如WE ＝1为存储器写。 (6) A9、A8——译码后产生CS0、CS1、CS2信号，分别作为SW_B 、RAM 、LED 的选通控制信号。(7) A 字段（15、14、13）——译码后产生与总线相连接的各单元的输入选通信号（见表6-1）。

(8) B 字段（12、11、10）——译码后产生与总线相连接的各单元的输出选通信号。 (9) C 字段（9、8、7）——译码后产生分支判断测试信号P(1)~P(4)和LDPC 信号。

系统涉及到的微程序流程见图6-2。当执行“取指令”微指令时，该微指令的判断测试字段为P(1)测试。由于“取

图6-1 数据通路框图

指令”微指令是所有微程序都使用的公用微指令，因此P(1)的测试结果出现多路分支（见图6-2左图）。用指令寄存器的高4位（IR7-IR4）作为测试条件，出现5路分支，占用5个固定地址单元。

控制台操作为P(4)测试（见图6-2右图），它以控制台信号SWB、SW A作为测试条件，出现了3路分支，占用3个固定微地址单元。当分支微地址单元固定后，剩下的其它地方就可以一条微指令占用控制存储器的一个微地址单元，随意填写。注意：微程序流程图上的微地址为8进制！

当全部微程序设计完毕后，应将每条微指令代码化，表6-2即为图6-2的微程序流程图按微指令格式转化而成的“二进制微代码表”。

表6-2二进制微代码表

指令寄存器（IR）：指令寄存器用来保存当前正在执行的一条指令。当执行一条指令时，先把它从内存取到缓冲寄存器中，然后再传送至指令寄存器。指令划分为操作码和地址码段，由二进制数构成，为了执行任何给定的指令，必须对操作码进行测试“P(1)”，通过节拍脉冲T4的控制，以便识别所要求的操作。

指令译码器: 根据指令中的操作码强置微控制器单元的微地址，使下一条微指令指向相应的微程序首地址。

实验中LCD液晶显示屏可以用来显示模型机CPU中各组成单元的内容。将B100_C.sof文件下载到实验台后，按系统复位键，LCD液晶显示屏即显示CPU中各组成单元的内容。其功能说明如下：

LCD液晶显示屏功能说明

图6-4 LCD液晶显示屏

实验程序1：

说明：1、指令IN为单字节指令，指令码：00，其功能是将输入口IN的数据送到寄存器R0；

2、指令ADD [0AH]为双字节指令，指令码：100A，其功能是将R0中的数据加上RAM地址0AH中的数据（34H）；

3、指令STA [0BH]为双字节指令，指令码：200B，其功能是将R0中的数据送到RAM的0BH地址单元中；

4、指令OUT[0BH]为双字节指令，指令码：300B，其功能是将RAM的0BH地址单元中的数据送到OUT输出口上；

5、指令JMP [12H] 为双字节指令，指令码：4012，其功能是将其操作码下一地址单元（08H）的数据作为转跳地址。

三．实验步骤

1．微程序的输入：根据表6-2所对应的二进制微代码，编辑LPM_ROM配置文件ROM_11.mif(参考demoD_cpu5文件夹中的同名文件)，并将其保存在与实验电路b100_c.bdf工程所在的文件夹中，与实验电路b100_c.bdf一同编译后，得到下载文件b100_c.sof。下载配置文件bus_c.sof下载到实验系统。实验板上的时钟clock0选择输入频率为1.5MHz。图6-3是示例原理图，详见b100_c.bdf。

2．输入模型机的程序(示例工程文件是b100_c.bdf )

（一）手动写入

（1）使用控制台KWE和KRD微程序将机器指令程序（“实验程序1”：按地址输入指令代码，如地址00、01、02、03、04…分别对应指令码00、10、0A、20、0B…）装入模型机CPU的程序RAM（LPM_RAM_DQ）中，并进行检查。根据图6-2控制台微程序流程图，在微指令的控制下，依次输入机器指令代码：

①以下将数据35、C4依次装入00、01地址为例：选择实验模式NO.0，输入数据显示于数码2、1上；

②将控制开关SWB、SW A（键4、键3）设置为：0、1；模型机的复位控制信号RST（键8）=1；

③机器指令代码的数据输入由键2、键1输入，先键入35，再按两次键7，即0->1->0，产生一个写入正脉冲，这时观察右上液晶屏上的输入端口IN=35；PC=00（当前将要输入的地址）；MC=018110微指令。

再按两次键7（地址寄存器加1），根据图5-2控制台微程序流程图，进入到KWE（01）分支，进入并执行了微地址“21”中的操作，这时控制此操作的微指令码MC=01ED94，PC自动加1，PC=1。

④按键7，再产生一个脉冲，进入并执行了微地址“24”中的操作；观察液晶，数据35进入总线BUS=35，35进入RAM=35，此时微指令码MC=062011，此时将机器指令代码数据写入了LPM_RAM中；

⑤此后每当出现MC=062011时，即可利用键2，键1输入待写入RAM的数据，此时如C4，连续按键7，再产生2个脉冲，即将C4写入RAM，PC加1，微指令码变成MC=062011；

⑥重复③—⑤的步骤，将“实验程序1”的全部机器指令代码输入RAM。

图6-2 微程序流程图(注,图中的DR1应改为DR0, DR2应改为DR1)

（2）以下是检查RAM中的内容。当全部机器指令代码输入模型机后，在微指令的控制下，依次检查LPM_RAM 中已输入的机器指令代码。步骤如下：

①按复位键8=0，使模型机中的PC复位；

②将控制开关SWB、SW A（键4、键3）设置为：0、0；

③复位信号RST（键8）=1；

④按键7，每两个2次单步运行（产生2个正脉冲），可读出LPM_RAM中以写入的数据；根据图6-1的CPU部件

和信息流程，对于读出的每一数据，仔细观察液晶上显示的MIC、PC、AR、IN、BUS、RAM、DR0、DR1的数据变化。重复以上步骤，依次检查LPM_RAM中已输入的机器指令代码。

（二）自动配置LPM_RAM

如果程序量大，手动输入效率太低，可以在计算机上编译好代码文件，并随同模型CPU设计文件一同编译进SOF 下载文件中，直接下载进入FPGA。

（1）在QuartusII环境下，打开工程文件b100_c.bdf，修改b100_C.b df中LPM_RAM_DQ的参数，将初始化文件LPM_FILE设置为：“./5_ram.mif”；打开“5_ram.mif”（在示例中已有此文件），根据“实验程序1”，在5_ram.mif中输入全部机器指令代码（示例中已经输入）。

（2）将工程文件重新编译后，下载到实验台中，即完成LPM_RAM的配置。

（3）根据以上的方法，复位信号RST（键8）=1；将控制开关SWB、SW A（键4、键3）设置为：0、0，按键7，每两个2次单步运行（产生2个正脉冲），检验配置进入FPGA中的程序代码。

（三）执行程序

（1）按1次系统复位键8，并置键8为高电平，使CPU允许正常工作；

（2）控制开关（键4、键3）设置为SWB、SWA=1,1，处于程序执行方式，观察图6-1控制台：RP（11）；

（3）通过键2、键1输入运算数据，如56H，按4次单步键7，产生2个脉冲，执行2条微指令，进入到图6-1控制台的RP（11），此时的微指令地址是“23”，微指令码MC=008001；IN=56H

（4）再用键7产生1个脉冲，执行1条微指令，微程序流程进入图6-2左的“运行微程序”的最上块：此时PC=00送地址寄存器AR=00，PC自动加1，PC=01，MC=00ED82，IN=56；

注意，1、实验箱上数码管7、6显示的是下一节拍将要执行的微指令的微地址码；

2、数码管3显示的是进位情况，有进位，LED3显示1，无进位LED3显示0。

（5）键7产生1个脉冲，执行微指令MC=00C048（图6-2），RAM中的第一条指令码00进入BUS，再由BUS进入指令寄存器IR=00。键7再进1个脉冲，进入MC=001001，执行指令IN，送数IN R0=56;

（6）键7产生1个脉冲，执行完IN指令后，返回到初始端，执行微指令MC=00ED82；

（7）键7产生2个脉冲后，执行微指令MC=00ED83，即执行ADD指令的第1步：PC送AR=02，PC+1=03，这时RAM 中在02地址的0AH进入BUS=0A；

（8）键7产生1个脉冲，执行微指令MC=00E004，即执行ADD指令的第2步：BUS数据送AR=0A，由实验程序1可知，0A是ADD指令的加数的间接地址，而在地址0A中放有34H，最后完成的加法是34+56；

（9）键7产生1个脉冲，MC=00B005，执行ADD的第3步：将RAM中0A地址的数据34送BUS，再送DR1=34H。注意，此时指令寄存器IR中仍放有ADD的操作码10H，PC=03指向下一条指令STA；

（10）键7产生1个脉冲，MC=01A206，执行ADD的第4步（微地址是05），R0送DR0=56；

（11）键7产生1个脉冲，MC=919A01，执行ADD的最后一步，DR0+DR1=8AH，通过总线BUS（=8A），送R0=8AH。键7再产生1个脉冲，返回到初始端，执行微指令MC=00ED82；

（12）键7产生2个脉冲，MC=00ED87，执行STA指令；键7再两2个脉冲后，和8A被写入RAM，地址单元是0B。键7一个脉冲后，返回到初始端，执行微指令MC=00ED82；

（13）键7产生2个脉冲，MC=00ED8E，执行OUT指令；此时OUT的功能是将RAM中指定地址的数据送到输出口“OUT”处（见图6-2和液晶屏）。此时PC=7，AR=6；

（14）键7产生1个脉冲，MC=00E00F，首先BUS中地址0BH被锁进AR，于是RAM中对应地址0BH的数据8AH被送入BUS。键7再产生1个脉冲，MC=00A015，BUS中的数据8AH被锁进DR0；

（15）键7产生1个脉冲，MC=070A01，进入OUT指令的最后一步；8AH从DR0送入OUT口；

（16）键7产生1个脉冲，返回到初始端，执行微指令MC=00ED82；

（17）键7产生2个脉冲，MC=00ED96，指令寄存器IR=40操作码，开始执行JMP指令，此时PC=9，AR=8，故RAM 中此地址的12H进入BUS=12H。注意PC！BUS的数据12H将进入PC成为下一条指令的执行地址；

（18）键7产生1个脉冲，MC=00D181，RAM=12，BUS=12，AR=08H，PC=12，IR=40开始执行JMP指令。

（19）键7产生1个脉冲，返回到初始端，执行微指令MC=00ED82；RAM=00（下一条指令码）。结束！

（四）EAB在系统读写

使用在系统EAB读写工具对模型CPU中的存放微程序的ROM和存放程序与数据的RAM进行观察和改写（图6-3）。（五）用嵌入式逻辑分析仪了解CPU运行情况

可以利用实验系统上的液晶屏上的数据显示和嵌入式逻辑分析仪同时了解CPU的每一单步运行情况（图6-4）。注意，图6-4的嵌入式逻辑分析仪设置情况：采用时钟使用CPU的工作时钟（CLK1=1.5MHz），采样深度64位，触发位置：Pre..，触发信号用单步控制信号：STEP；触发方式：上升沿。

左侧的观察信号，data[1]是ALU；data[2]是RAM；P[10]是AR；P[12]是IR；

CPU运行的逻辑分析仪波形数据如图6-5所示。

图6-3用在系统EAB读写工具对FPGA中的ROM和RAM进行观察和改写

（二）微指令控制器原理图

五．实验中遇到的主要问题和分析解决问题的思

试验中遇到的问题主要有：

1．微指令的设计不熟悉，反复出错；

2．没有认真的反复看原理图，导致下载到试验箱后，地址没有显示；

分析解决问题：

1.反复认真检查，通过查表等手段找出错误

2.通过询问老师以及和其他同学探讨，查看原理图解决了问题

六．通过实验，自己的学习经验和切身体会，以及对教学实验的意见和建议

试验心得

计组设计基础实验课程刚开始，看着课程实验的题目不知如何入手。毕竟课程设计不同于其他的实验课，电路

图要自己设计。静下心来，仔细分析题目，再加上指导老师的说明与提示和班上其他同学的帮助，心中才有了谱。最后在运用相应的软件进行逻辑图设计，波形仿真，得到相应的结果

用QuartusⅡ仿真软件进行设计，。应充分熟悉QuartusⅡ仿真软件的基本操作。但是试验中也出现了一些不熟练的操作问题和一些复杂逻辑图设计的不能完全理解都需要我在平时多学习，进一步的完善自己。在实验中经常会遇到一些自己可能暂时无法想明白的问题，请教同学或老师是很好的做法，节省时间也会从别人身上学到更多。在设计时和同学相互交流各自的想法也是很重要的，不同的人对问题的看法总有差异，我们可以从交流中获得不同的思路，其他人的设计一定有比你出色的地方，很好的借鉴，并在大家的商讨中选择最优方案最终一定会得到最好的设计方法。这门课程设计试验不但能加强我们综合分析问题和解决问题的能力，进一步培养我们的实验技能和动手能力，启发我们的创新意识和创新思维。

整个课程设计过程我都认真地完成了，对此，我总结了以下几点：

1、本次课程设计加深了我对模型计算机有了的进一步深入理解。熟悉了QuartusⅡ仿真软件的优缺点，为我以后更好地运用QuartusⅡ仿真软件奠定了良好的基础。

2、通过这次课程设计，使我受益颇多。了解到课程实习设计是开端，连接是关键，测试是必须。既巩固了课堂上学到的理论知识，又掌握了常用集成电路芯片的使用。

3、这次课程设计使我学习了模型计算机设计的基本思想和方法，学会了科学地分析实际问题，通过查资料、分析资料及请教老师和同学等多种途径，独立解决问题。同时，也培养了我认真严谨的态度。

最后，感谢老师这一个多月以来的对我们的悉心教导，不但提高了我们的动手能力，还提升了我们独立思考的能力。谢谢老师：“老师，您辛苦了！”

）

杭电计组实验报告10

计组实验十 老师：包健 一、源代码测试模块代码： module Top( inputinclk, inputmem_clk, inputrst, outputreg[7:0] LED, input [3:0] SW ); wireclk; MyButtonmb( .clk_100MHz(mem_clk), .BTN(inclk), .BTN_Out(clk) ); wire [31:0] ALU_F; wire [31:0] M_R_Data; wire ZF; wire OF; wire [31:0]PC; My_I_CPUmy_i_cpu( .clk(clk), .mem_clk(mem_clk), .rst(rst), .ALU_F(ALU_F), .M_R_Data(M_R_Data), .ZFF(ZF), .OF(OF), .PC_out(PC) ); always@(*) begin case(SW) 4'd0:LED=ALU_F[7:0]; 4'd1:LED=ALU_F[15:8]; 4'd2:LED=ALU_F[23:16]; 4'd3:LED=ALU_F[31:24]; 4'd4:LED=M_R_Data[7:0];

4'd5:LED=M_R_Data[15:8]; 4'd6:LED=M_R_Data[23:16]; 4'd7:LED=M_R_Data[31:24]; 4'd8:LED={ZF,6'd0,OF}; 4'd12:LED=PC[7:0]; 4'd13:LED=PC[15:8]; 4'd14:LED=PC[23:16]; 4'd15:LED=PC[31:24]; default:LED=8'b0000_0000; endcase end endmodule 顶层模块代码： moduleMy_I_CPU( inputclk, inputmem_clk, inputrst, output [31:0] ALU_F, output [31:0] M_R_Data, output ZFF, output OF, output [31:0]PC_out ); //wire clk_n = ~clk; wire[31:0] codes; wire [31:0]PC_new; reg [31:0]PC; Inst_Fetch1 inst_fetch( .PC(PC), .rst(rst), .clk(clk), .Inst_codes(codes), .PC_new(PC_new) ); wire[5:0] OP; wire[5:0] func;

西电微机原理大作业

科目：微机原理与系统设计授课老师：李明、何学辉 学院：电子工程学院 专业：电子信息工程 学生姓名： 学号：

微机原理硬件设计综合作业 基于8086最小方式系统总线完成电路设计及编程： 1、扩展16K字节的ROM存储器，起始地址为：0x10000； Intel 2764的存储容量为8KB，因此用两片Intel 2764构成连续的RAM存储区域的总容量为2 8KB=16KB=04000H，鉴于起始地址为10000H，故最高地址为 10000H+04000H-1=13FFFH 电路如图

2、扩展16K 字节的RAM 存储器，起始地址为：0xF0000； Intel 6264的存储容量为8KB ，因此用两片Intel 6264构成连续的RAM 存储区域的总容量为2 8KB=16KB=04000H ，鉴于起始地址为F0000H ，故最高地址为 F0000H+04000H-1=F3FFFH 片内地址总线有13根，接地址总线的131~A A ，0A 和BHE 用于区分奇偶片，用74LS155作译码电路，如图所示 3、设计一片8259中断控制器，端口地址分别为：0x300，0x302； 鉴于端口地址分别是300H 和302H ，可将82590A 接到80861A ，其他作译码。电路如图：

4、设计一片8253定时控制器，端口地址分别为：0x320，0x322，x324，0x326； 根据端口地址可知，825301,A A 应该分别接到8086的12,A A ，其余参与译码。电路如图：

5、设计一片8255并行接口，端口地址分别为：0x221，0x223，x225，0x227； 由于端口地址为奇地址，8086数据总线应该接158~D D ，且BHE 参与译码。根据端口地址可得825501,A A 应该分别接到8086的12,A A ，其余参与译码。电路如图：

计算机组成原理阵列乘法器课程设计报告

. 课程设计

. 教学院计算机学院 课程名称计算机组成原理题目4位乘法整列设计专业计算机科学与技术班级2014级计本非师班姓名唐健峰 同组人员黄亚军 指导教师 2016 年10 月 5 日

1 课程设计概述 1.1 课设目的 计算机组成原理是计算机专业的核心专业基础课。课程设计属于设计型实验，不仅锻炼学生简单计算机系统的设计能力，而且通过进行设计及实现，进一步提高分析和解决问题的能力。 同时也巩固了我们对课本知识的掌握，加深了对知识的理解。在设计中我们发现问题，分析问题，到最终的解决问题。凝聚了我们对问题的思考，充分的锻炼了我们的动手能力、团队合作能力、分析解决问题的能力。 1.2 设计任务 设计一个4位的二进制乘法器： 输入信号：4位被乘数A（A1,A2,A3,A4）, 4位乘数B（B1,B2,B3,B4）, 输出信号：8位乘积q(q1,q2,q3,q4,q5,q6,q7,q8). 1.3 设计要求 根据理论课程所学的至少设计出简单计算机系统的总体方案，结合各单元实验积累和课堂上所学知识，选择适当芯片，设计简单的计算机系统。 （1）制定设计方案： 我们小组做的是4位阵列乘法器，4位阵列乘法器主要由求补器和阵列全加器组成。 （2）客观要求 要掌握电子逻辑学的基本内容能在设计时运用到本课程中，其次是要思维灵活遇到问题能找到合理的解决方案。小组成员要积极配合共同达到目的。

2 实验原理与环境 2.1 1.实验原理 计算机组成原理，数字逻辑，maxplus2是现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 用乘数的每一位去乘被乘数，然后将每一位权值直接去乘被乘数得到部分积，并按位列为一行每一行部分积末位与对应的乘数数位对齐，体现对应数位的权值，将各次部分积求和得到最终的对应数位的权值。 2.2 2.实验环境 2.2.1双击maxplu2II软件图标，启动软件 （1）.新建工程，flie->new project ....，出现存储路径的选项框，指定项目保存路径并且为工程命名，第三行设置实体名，保持与工程名一致。点击OK

微机原理实验报告

汇编语言程序设计实验 一、实验内容 1.学习并掌握IDE86集成开发环境的使用，包括编辑、编译、链接、 调试与运行等步骤。 2.参考书例4-8，P165 （第3版161页）以单步形式观察程序的 执行过程。 3.修改该程序，求出10个数中的最大值和最小值。以单步形式观 察，如何求出最大值、最小值。 4.求1到100 的累加和，并用十进制形式将结果显示在屏幕上。 要求实现数据显示，并返回DOS状态。 二、实验目的 1.学习并掌握IDE86集成开发环境的使用 2.熟悉汇编语言的基本算法，并实际操作 3.学会利用IDE86进行debug的步骤 三、实验方法 1.求出10个数中的最大值和最小值 (1)设计思路：利用冒泡法，先对数据段的10个数字的前2个比 较，把二者中大的交换放后面。在对第二个和第三个数比较，把 二者中较大的交换放后面，依此类推直到第十个数字。这样第十 位数就是10个数里面最大的。然后选出剩下9个数字里面最大 的，还是从头开始这么做，直到第九个数字。以此类推直到第一 个数字。

(2)流程图 2.求1到100 的累加和，并用十进制形式将结果显示在屏幕上。 要求实现数据显示，并返回DOS状态

(1)设计思路：结果存放在sum里面，加数是i(初始为1)，进行 100次循环，sum=sum+I，每次循环对i加1. (2)流程图： 四、 1.求出10个数中的最大值和最小值

DSEG SEGMENT NUM DB -1,-4,0,1,-2,5,-6,10,4,0 ;待比较数字 DSEG ENDS CODE SEGMENT ASSUME DS:DSEG,CS:CODE START:MOV AX,DSEG MOV DS,AX LEA SI,NUM MOV DX,SI MOV CL,9 ;大循环计数寄存器初始化 NEXT1:MOV BL,CL ;大循环开始，小循环计数器初始化MOV SI,DX NEXT2:MOV AL,[SI+1] CMP [SI],AL ;比较 JGGONE ;如果后面大于前面跳到小循环末尾CHANGE:MOV AH,[SI] ;交换 MOV [SI+1],AH MOV [SI],AL JMP GONE GONE:add SI,1 DEC BL JNZ NEXT2

计组实验报告

计算机组成原理实验报告 实验1：VERILOG 设计基础 专业班级：14级计算机二班 学号：14048001 姓名：杨娜 学号：14048003 姓名：周蓉 实验地点：理工楼901 实验时间：2016年5月14日

实验十VGA显示控制器的设计 一、实验目的 1、学习VERILOG的基本语法和编程规则 2、掌握通用寄存器等常用基本数字模块的VERILOG描述和基本设计方法 3、理解带使能控制和异步清零的8位寄存器的设计原理 4、掌握使用VERILOG设计和验证带使能控制和异步清零的8位寄存器的方法 5、掌握移位寄存器的设计方法 二、实验任务 1、设计一个带使能控制和异步清零的8位寄存器REG8X，实现8位输入的锁存，在时钟的上升沿处得到一个8位的输出和一个8位的反向输出，将结果显示在发光二极管。 模块的端口描述如下： 模块的参考物理结构如下： R7 R6 R i R 0 7 6 i 0 带使能控制和异步清零的8位寄存器 模块的使用注意事项

1.数据源D（7..0）一直加在寄存器的数据输入端； 2.周期性的时钟信号Clock一直加在寄存器的时钟输入端 3.使能信号Enable控制寄存器是否接受数据。当Enable = '0'时，寄存器不 接受数据，保持原来的状态不变；当Enable = '1'时，在时钟信号Clock正 跳变时，寄存器接受并保存当时D（7..0）的数据； 4.本寄存器其它方面的功能与上述的寄存器相同。 完成的参考电路图如下：dout=q 2、设计一个有左、右移位功能的8位寄存器REGSHIFT8，并仿真验证。

三、实验内容 1、通过输入数据先进行计算，并通过实验进行验证REG8X。 (1)、将清零信号Resetn（sw17）设为0，将输入信号D（sw7~sw0）设为10101010，观察输出信号Q（ledr7~ledr0）和Qb（ledg7~ledg0），观察并记录输出。 (2)、将清零信号Resetn（sw17）设为1，在时钟信号处输入一个上升沿（按下key0），观察并记录输出。 (3)、将输入信号D（sw7~sw0）设为01010101，观察并记录输出。 (4)、在时钟信号处输入一个上升沿（按下key0），观察并记录输出。 (5)、自行完善设计表格，观察并记录测试输出。 实验数据表 2、通过输入数据先进行计算，并通过实验进行验证REGSHIFT8。 (1)、测试清零信号Resetn (2)、测试移位功能 (3)、测试寄存功能 (4)、自行设计表格观察并记录测试输出。 实验数据表

西电微机原理2010试题

西安电子科技大学微机原理试题 姓名学号总分 一．填空题（每空1分，共30分） 1)15的8位二进制补码为，-15的8位二进制补码为。 2)某8位二进制补码为80H，其十进制表示为。 3)字符B的ASCII码为，字符0的ASCII码为。 4)8086CPU总线按功能可分为数据总线，总线和总线。 5)8086CPU数据总线包含条数据线，最多可寻址的存储器容量为。 6)CPU内部用于计算的部分为，用于保存下一条要执行的指令地址的 为。 A) 程序状态字B) 程序计数器C) ALU D) 工作寄存器 7)经常用作循环次数的寄存器是，用于I/O端口寻址的寄存器是。 A) AX B) BX C) CX D) DX 8)指令MOV CX, 1000的结果是CH= 。 9)将0D787H和4321H相加后，标志位CF= ，SF= ，ZF= ， OF= ，AF= ，PF= 。 10)寄存器SI中能够表示的最大有符号数为，最小有符号数为。 11)设（DS）=4000H，（BX）=0100H，（DI）=0002H，（4002）=0A0AH，（40100）=1234H，（40102） =5678H，求以下指令分别执行后AX寄存器的值。 MOV AX , [2] （AX）= 。 MOV AX , [BX] （AX）= 。 MOV AX , [BX][DI] （AX）= 。 MOV AX , 1[BX] （AX）= 。 12)用一条指令将AX寄存器低四位清零，其余位不变：。 13)用一条指令将AX寄存器高四位取反，其余位不变：。 14)用一条指令将AX高8位与低8位交换：。 15)用一条指令将AL中的大写字母变成相应的小写：。 二．判断题（每题1分，共10分） 以下语句是语法正确的打√，语法错误打×，其中TABLE和TAB为两个字节类型的变量。 1)MOV DS , 1000H 2)MOV DS , TABLE 3)MOV [1200H] , [1300H] 4)ADD AX , BX , CX 5)XCHG AL , CL 6)CALL AL 7)MUL AX , BX 8)JU L1 9)SHR CL , CL

计算机组成原理课程设计报告

计算机组成原理课程设计报告JUC2模型机的微程序设计 姓名沈钰城 学号3140604029 专业信息安全 指导教师肖铁军 江苏大学计算机学院 2016年1 月 6 日

一．实验环境 1.使用的硬件实验板 （1）品牌，型号 实验板品牌：Altera 实验板型号：DE2-115 FPGA芯片品牌：Cyclone IV E FPGA芯片型号：EP4CE115 （2）FPGA在现代工业中的应用 FPGA令系统开发商的产品更快速地推向市场；更长的生命周期；灵活性，可支持各种标准和网络协议；低成本，低功耗。 在工业应用中，FPGA可取代旧的ASIC技术，提供更具成本有效性的解决方案；FPGA作为通信协处理器负责连接到以太网的工作，灵活的解决方案可以通过一个硬件平台支持多种协议；用FPGA控制马达，通过它的嵌入式处理器，实时特性和数字编码器轻松实现。 另一个典型应用是马达控制。目前世界工业电力的2/3都用来驱动电机，但只有2%的电机使用了可变速的驱动，如果使用变速电机控制每年将节约10个发电厂的能量。使用电机控制芯片技术将把工业应用的能耗效率提升到88%。系统有这样的需求：在增加以太网连接能力同时不想增加额外的器件；想要灵活的方法去控制多个马达和差异化的产品；想要一个支持马达控制和现场总线连接能力的单芯片方案。基于Cylone III的马达驱动方案通过集成了不同的算法和I/O接口可满足不同的特性需求。Altera与第三方伙伴合作，将他们提供的优化算法整合到FPGA中，一个平台可实现多个电机控制，大大提高能源利用效率 2.使用的设计软件 （1）品牌、名称、版本、发布年份 软件品牌：Altera 名称：quartus ii 版本：12.0 发布年份：2012 （2）行业对该软件的评价 Altera的Quartus II可编程逻辑软件属于第四代PLD开发平台。该平台支持一个工作组环境下的设计要求，其中包括支持基于Internet的协作设计。Quartus平台与Cadence、ExemplarLogic、MentorGraphics、Synopsys和Synplicity等EDA供应商的开发工具相兼容。改进了软件的LogicLock模块设计功能，增添了FastFit编译选项，推进了网络编辑性能，而且提升了调试能力。支持MAX7000/MAX3000等乘积项器件 Quartus II设计套装的其他特性包括：DSP Builder 12.0新的数字信号处理(DSP)支持——通过系统控制台，与MATLAB的DDR存储器进行通信，并具有新的浮点功能，提高了设计效能，以及DSP效率。经过改进的视频和图像处理(VIP)套装以及视频接口IP——通过具有边缘自适应算法的Scaler II MegaCore功能以及新的Avalon-Streaming (Avalon-ST)视频监视和跟踪系统IP内核，简化了视频处理应用的开发。增强收发器设计和验证——更新了Arria V FPGA的收发器工具包支持，进一步提高收发器数据速率(对于Stratix V FPGA，高达14.1 Gbps)。 3.使用的调试工具 硬件：JUPOD调试适配器 软件：JULAB实验系统软件 江苏大学计算机学院研发

微机原理实验报告

西安交通大学实验报告 课程_微机与接口技术第页共页 系别__生物医学工程_________实验日期:年月日 专业班级_____组别_____交报告日期:年月日 姓名__ 学号__报告退发 ( 订正、重做 ) 同组人_教师审批签字 实验一汇编语言程序设计 一、实验目的 1、掌握Lab6000p实验教学系统基本操作； 2、掌握8088/8086汇编语言的基本语法结构； 3、熟悉8088/8086汇编语言程序设计基本方法 二、实验设备 装有emu8086软件的PC机 三、实验内容 1、有一个10字节的数组，其值分别是80H，03H，5AH，FFH，97H，64H，BBH，7FH，0FH，D8H。编程并显示结果： 如果数组是无符号数，求出最大值，并显示； 如果数组是有符号数，求出最大值，并显示。 2、将二进制数500H转换成二－十进制（BCD）码，并显示“500H的BCD是：” 3、将二－十进制码（BCD）7693转换成ASCII码，并显示“BCD码7693的ASCII是：” 4、两个长度均为100的内存块，先将内存块1全部写上88H，再将内存块1的内容移至内存块2。在移动的过程中，显示移动次数1，2 ，3…0AH…64H（16进制－ASCII码并显示子

程序） 5、键盘输入一个小写字母(a~z)，转换成大写字母 显示：请输入一个小写字母(a~z)： 转换后的大写字母是： 6、实现4字节无符号数加法程序，并显示结果，如99223344H + 99223344H = xxxxxxxxH 四、实验代码及结果 1.1、实验代码： DATA SEGMENT SZ DB 80H,03H,5AH,0FFH,97H,64H,0BBH,7FH,0FH,0D8H;存进数组 SHOW DB 'THE MAX IS: ','$' DATA ENDS CODE SEGMENT ASSUME CS:CODE,DS:DATA START: MOV AX,DATA ;把数据的基地址赋给DS MOV DS,AX MOV DX,OFFSET SHOW ;调用DOS显示字符串 MOV AH,09H INT 21H MOV SI ,OFFSET SZ ;数组的偏移地址赋给SI MOV CX,10 ;存进数组的长度给CX MOV DH,80H ;将数组的第一个数写进DH NEXT: MOV BL,[SI] ;将数组的第一个数写进BL CMP DH,BL ;比较DH和BL中数的到校 JAE NEXT1 ;如果DH中的数大于BL中，将跳转到NEXT1 MOV DH,BL ;如果DH中的数小于BL中，将BL中的数赋给DH NEXT1: INC SI ;偏移地址加1 LOOP NEXT;循环，CX自减一直到0，DH中存数组的最大值 ;接下来的程序是将将最大值DH在屏幕上显示输出 MOV BX,02H NEXT2: MOV CL,4 ROL DH,CL ;将DH循环右移四位

计组-加法器实验报告

半加器、全加器、串行进位加法器以及超前进位加法器 一、实验原理 1.一位半加器 A和B异或产生和Sum，与产生进位C 2.一位全加器 将一位半加器集成封装为halfadder元件，使用两个半加器构成一位的全加器 3.4位串行进位加法器 将一位全加器集成封装为Fulladder元件，使用四个构成串行进位加法器

4.超前进位加法器（4位） ⑴AddBlock 产生并行进位链中的ti(即Cthis)和di（即Cpass），以及本位结果Sum ⑵进位链（Cmaker） 四位一组并行进位链，假设与或非门的级延迟时间为1.5ty，与非门的延迟时间为1ty，在di和ti产生之后，只需2.5ty就可产生所有全部进位

⑶超前进位加法器 将以上二者结合起来即可完成，A和B各位作为各个AddBlock的输入，低一位的进位Ci-1作为本位AddBlock的C-1的输入。各个AddBlock输出的C_this和C_pass作为对应的Cmaker的thisi和passi的输入。

二、实验器材 QuartusII仿真软件，实验箱 三、实验结果 1.串行进位加法器结果 2.超前进位加法器结果

四、实验结果分析 1.实验仿真结果显示串行加法器比超前进位加法器快，部分原因应该是电路结构优化 不到位。另外由于计算的位数比较少，超前进位加法链结构较复杂，所以优势没体现出来，反倒运作的更慢一点。当位数增加的时候，超前进位加法器会比串行的更快。 2.波形稳定之前出现上下波动，应该与“竞争冒险”出现的情况类似，门的延迟和路径 的不同导致了信号变化时到达的时间有先有后，因此在最终结果形成前出现了脉冲尖峰和低谷；另外也可能部分原因由于电路结构优化的不到位所致

西电微机原理实验报告

微机系统实验报告 班级：031214 学号：03121370 姓名：孔玲玲 地点：E-II-312 时间：第二批

实验一汇编语言编程实验 一、实验目的 (1)掌握汇编语言的编程方法 (2)掌握DOS功能调用的使用方法 (3)掌握汇编语言程序的调试运行过程 二、实验设备 PC机一台。 三、实验内容 （1）将指定数据区的字符串数据以ASCII码形式显示在屏幕上，并通过DOS功能 调用完成必要提示信息的显示。 (2) 在屏幕上显示自己的学号姓名信息。 （3）循环从键盘读入字符并回显在屏幕上，然后显示出对应字符的ASCII码，直到 输入“Q”或“q”时结束。 （4）自主设计输入显示信息，完成编程与调试，演示实验结果。 考核方式：完成实验内容（1）（2）（3）通过， 完成实验内容（4）优秀。 实验中使用的DOS功能调用：INT 21H 表3-1-1 显示实验中可使用DOS功能调用 AH 值功能调用参数结果 1 键盘输入并回显AL=输出字符 2 显示单个字符(带Ctrl+Break检查) DL=输出字符光标在字符后面 6 显示单个字符(无Ctrl+Break检查) DL=输出字符光标在字符后面 8 从键盘上读一个字符AL=字符的ASCII码 9 显示字符串DS:DX=串地址，‘$’为结束字符光标跟在串后面 4CH 返回DOS系统AL=返回码

四、实验步骤 (1)运行QTHPCI软件，根据实验内容编写程序，参考程序流程如图3-1-1所示。 (2)使用“项目”菜单中的“编译”或“编译连接”命令对实验程序进行编译、连接。 (3)“调试”菜单中的“进行调试”命令进入Debug调试，观察调试过程中数据传输指令执行后各寄存器及数据区的内容。按F9连续运行。 (4)更改数据区的数据，考察程序的正确性。 五、实验程序 DATA SEGMENT BUFFER DB '03121370konglingling:',0AH,0DH,'$' BUFFER2 DB 'aAbBcC','$' BUFFER3 DB 0AH,0DH,'$' DATA ENDS CODE SEGMENT ASSUME CS:CODE,DS:DA TA START: MOV AX,DA TA MOV DS,AX mov ah,09h mov DX,OFFSET BUFFER int 21h

计算机组成原理课程设计报告63979

课程设计报告 课程名称：计算机组成原理 题目名称：复杂模型机的设计与实现 专业名称：计算机科学 18 学生姓名：李佩霖 同组人：聂铭 指导老师：单博炜 完成时间：2014年12月29日至2014年12月31日 目录 第一章课程设计概述 1.1课程设计的教学目的 1.2课程设计任务和基本要求 第二章规定项目的实验验证 2.1任务分析以及解决方案 2.2设计原理 第三章指定应用项目的设计实现

第四章收获和体会 第一章课程设计概述 1.1 课程设计的教学目的 综合运用所学计算机组成原理知识，设计并实现较为完整的计算机。 1.2 课程设计任务和基本要求 在模型机上实现如下运算：从IN单元读入一个数据，根据读入数据的低四位值X，求对应X值的1+2+3+···的整数序列的累加和，X为序列的长度。 要求使用实验机上的复杂模型机设计实验上的数据格式和指令格式、数据通路、微程序流程图设计微程序，并通过手动和联机输入完成实验验证。 第二章规定项目的实验验证 2.1任务分析以及解决方案 考虑到实验任务为计算数的序列的累加和，所以实验过程应该为： 1.学习并掌握微指令的结构以及运算方式。 2根据实验机数据通路的原理框图在实验机上连接线路。 3手动和联机向实验机打入微程序，运行并验证。 2.2设计原理 如图1为模型机数据通路原理框图，图2为微程序流程图。 图1 图2 关于数据格式，模型机规定采用定点补码表示法表示数据，数据字长为8位，8位全部用来表示数据。 关于指令格式，模型机设计3大指令共15条，其中包括运算类指令、控制转移类指令、数据传送类指令。运算类指令包含3种，算术运算、逻辑运算、一位运算，设计有6条运算类指令，分别为：ADD、AND、INC、SUB、OR、RR，所有运算类指令均为单字节指令，寻址方式采用寄存器直接寻址。控制转移类指令有3条，分别为：HLT、JMP、BZC。数据传送类指令有：IN、OUT、MOV、LDI、LAD、STA。

计组课设实验报告

《计算机组成原理与系统结构》课程设计 实 验 报 告 课题：两个16位二进制数加法计算 班级： 成员： 完成日期：2013年10月11日

一：课程设计步骤 1.确定设计目标 综合考虑实验条件及自身能力水平，以及设计功能的可靠性和实用性，我们小组决定将设计目标定为“两个16位二进制数相加”。分两次分别输入两个加数的低八位和高八位，输出两个16位二进制数相加的结果。 2.确定指令系统 （1）数据格式 模型机规定数据采用定点整数补码表示，字长为8位，其格式如下： 7 6 5 4 3 2 1 0 符号尾数 （2）指令格式 模型机设计四大类指令共16条，其中包括算术逻辑指令、I/O指令、访问及转移指令和停机指令。 ①算术逻辑指令 设计九条算术逻辑指令并用单字节表示，寻址方式采用寄存器直接寻址，其格式如下： 7 6 5 4 3 2 1 0 OP-CODE RS RD 其中，OP-CODE为操作码，RS为源寄存器，RD为目的寄存器，并规定： RS或RD 选定的寄存器 00 01 10 R0 R1 R2 ②I/O指令 输入（1N）和输入（OUT）指令采用单字节指令，其格式如下： 7 6 5 4 3 2 1 0 OP-CODE addr RD 其中，addr=01时，选中“INPUT DEVICE”中的开关组作为输入设备，addr=10时，选中“INPUT DEVICE”中的数码块作为输入设备。 ③访问指令及转移指令 模型机设计两条访问指令，即存数（STA）、取数（LDA），两条颛臾指令，即无条件转移（JMP）、结果为零或有进位转移（BZC），指令格式如下： 7 6 5 4 3 2 1 0 00 M OP-CODE RD D 其中，OP-CODE为操作码，rd为目的寄存器地址（LDA、STA指令使用）。D为位移量（正负均可），M为寻址模式，其定义如下： 寻址模式有效地址E 说明 00 E=D 直接寻址

西电微机原理上机

4.37 (上机题)编写程序实现，将缓冲区BUFFER中的100个字按递增排序，并按下列格式顺 序显示： 数据1 <原序号> 数据2 <原序号> …… 算法流程图： 调试问题、心得体会： 通过这道题，熟悉了流程图画法，掌握了产生随机数，“冒泡法”排序，子函数编写调用等的基本过程，尤其对于中断调用，并利用ASCII码回显和对课本字节型数据“冒泡法”排序改进为字形排序的过程，是我受益匪浅。并且亲身实践了源程序的汇编、调试也连接。 问题：将字节型冒泡法直接应用于该题，导致出错，该题存储的是字型数据！

原因在于只是排列的AL中的数值，并不是产生的随机数！ 同时对于字型与字节型在运算类指令中的应用还是有误，以及其他的一些小错误，应加以改善！ 运行结果： 程序代码： STACK SEGMENT STACK 'STACK' DW 100H DUP(?) TOP LABEL WORD STACK ENDS DATA SEGMENT BUFFER LABEL WORD

X=17 REPT 100 X=(X+80)mod 43 DW X ENDM BUF DW 100 DUP(?) DATA ENDS CODE SEGMENT ASSUME CS:CODE,DS:DATA,ES:DATA,SS:STACK START: MOV AX,DATA MOV DS,AX MOV ES,AX MOV AX,STACK MOV SS,AX LEA SP,TOP MOV CX,100 LEA SI,BUFFER LEA DI,BUF L1: MOV AX,[SI] INC SI INC SI MOV [DI],AX INC DI INC DI LOOP L1 MOV CX,100 DEC CX LEA SI,BUFFER PUSH CX ADD CX,CX ADD SI,CX POP CX L2: PUSH CX PUSH SI L3: MOV AX,[SI] CMP AX,[SI-2] JAE NOXCHG XCHG AX,[SI-2] MOV [SI],AX NOXCHG:

计算机组成原理课程设计报告完整版

计算机组成原理课程设计报告 班级：06计算机 6 班姓名：李凯学号：20063007 完成时间：2009年1月3日 一、课程设计目的 1．在实验机上设计实现机器指令及对应的微指令（微程序）并验证，从而进一步掌握微程序设计控制器的基本方法并了解指令系统与硬件结构的对应关系； 2．通过控制器的微程序设计，综合理解计算机组成原理课程的核心知识并进一步建立整机系统的概念； 3．培养综合实践及独立分析、解决问题的能力。 二、课程设计的任务 针对COP2000实验仪，从详细了解该模型机的指令/微指令系统入手，以实现乘法和除法运算功能为应用目标，在COP2000的集成开发环境下，设计全新的指令系统并编写对应的微程序；之后编写实现乘法和除法的程序进行设计的验证。 三、课程设计使用的设备（环境） 1．硬件 ●COP2000实验仪 ●PC机 2．软件 ●COP2000仿真软件 四、课程设计的具体内容（步骤） 1．详细了解并掌握COP 2000模型机的微程序控制器原理，通过综合实验来实现该模型机指令系统的特点： COP2000模型机包括了一个标准CPU所具备所有部件，这些部件包括：运算器ALU、

累加器A、工作寄存器W、左移门L、直通门D、右移门R、寄存器组R0-R3、程序计数器PC、地址寄存器MAR、堆栈寄存器ST、中断向量寄存器IA、输入端口IN、输出端口寄存器OUT、程序存储器EM、指令寄存器IR、微程序计数器uPC、微程序存储器uM，以及中断控制电路、跳转控制电路。其中运算器和中断控制电路以及跳转控制电路用CPLD来实现，其它电路都是用离散的数字电路组成。微程序控制部分也可以用组合逻辑控制来代替。 模型机为8位机，数据总线、地址总线都为8位，但其工作原理与16位机相同。相比而言8位机实验减少了烦琐的连线，但其原理却更容易被学生理解、吸收。 模型机的指令码为8位，根据指令类型的不同，可以有0到2个操作数。指令码的最低两位用来选择R0-R3寄存器，在微程序控制方式中，用指令码做为微地址来寻址微程序存储器，找到执行该指令的微程序。而在组合逻辑控制方式中，按时序用指令码产生相应的控制位。在本模型机中，一条指令最多分四个状态周期，一个状态周期为一个时钟脉冲，每个状态周期产生不同的控制逻辑，实现模型机的各种功能。模型机有24位控制位以控制寄存器的输入、输出，选择运算器的运算功能，存储器的读写。24位控制位分别介绍如下： XRD ：外部设备读信号，当给出了外设的地址后，输出此信号，从指定外设读数据。 EMWR：程序存储器EM写信号。 EMRD：程序存储器EM读信号。 PCOE：将程序计数器PC的值送到地址总线ABUS上。 EMEN：将程序存储器EM与数据总线DBUS接通，由EMWR和EMRD决定是将DBUS数据写到EM中，还是从EM读出数据送到DBUS。 IREN：将程序存储器EM读出的数据打入指令寄存器IR和微指令计数器uPC。 EINT：中断返回时清除中断响应和中断请求标志，便于下次中断。 ELP： PC打入允许，与指令寄存器的IR3、IR2位结合，控制程序跳转。 MAREN：将数据总线DBUS上数据打入地址寄存器MAR。 MAROE：将地址寄存器MAR的值送到地址总线ABUS上。 OUTEN：将数据总线DBUS上数据送到输出端口寄存器OUT里。 STEN：将数据总线DBUS上数据存入堆栈寄存器ST中。 RRD：读寄存器组R0-R3，寄存器R?的选择由指令的最低两位决定。 RWR：写寄存器组R0-R3，寄存器R?的选择由指令的最低两位决定。

微机原理实验报告西安交通大学

西安交通大学 电子信息与工程学院自动化科学与技术系微机原理与接口技术实验报告 实验名称：微机原理与接口技术 实验者姓名： XX 实验者学号：21105040XX 所在班级：自动化1X 报告完成日期：2014年1月12日

实验一 数据传送、算术运算、循环程序结构 1、实验目的 a)熟悉8086汇编语言源程序的框架结构，并掌握汇编语言程序的编写、汇 编、连接、执行的过程，并利用Turbo Debugger调试汇编程序。 b)熟悉8086指令系统的数据传送指令，掌握寻址方式。 c)熟悉8086指令系统的算术运算指令。掌握循环结构汇编语言程序的编制。 2、实验内容 教材P121，第14、15题。教材P195，第6题。教材P196，第12题。 3、具体实验 第一题（P121，第14题） 设有两个8个字节长的BCD码数据BCD1及BCD2。BCD1数以1000H为首地址在内存中顺序存放；BCD2数以2000H为首地址在内存中顺序存放。要求相加后结果顺序存放在以2000H为首地址 的内存区中（设结果BCD数仍 不超过8个字节长）。 a) 实验原理 考虑两个8个字节长的 BCD码相加，首先根据地址要 求将数据放在对应的地址单 元中，然后做加法，BCD码相 加要用到调整指令，结果才 为正确的BCD数 b) 程序框图

c) 程序源代码 DATAS SEGMENT ORG1000H BCD1 DB 01H,02H,03H,04H,05H,06H,07H,88H;起始地址为1000H ORG2000H BCD2 DB 11H,12H,13H,14H,15H,16H,17H,18H;起始地址为2000H DATAS ENDS CODES SEGMENT ASSUME CS:CODES,DS:DATAS START: MOV AX,DATAS MOV DS,AX MOV BX,0 MOV CX,8 ;设置循环次数8次 CLC ;清进位CF标志 AGAIN:MOV AL,[BX+1000H] ADC [BX+2000H],AL;结果放在2000H开始的单元内 DAA INC BX LOOP AGAIN;没完成则转AGAIN循环 MOV AH,4CH INT 21H CODES ENDS END START 运行： BCD1 DB 11H,12H,13H,14H,15H,16H,17H,18H BCD2 DB 21H,22H,23H,24H,25H,26H,27H,28H 结果如下：DS:2000H为首地址的连续八个字节单元中

计组实验报告.

武汉大学计算机学院计算机科学与技术专业 CPU设计实验报告 实验名称:开放式实验CPU设计课题名称: 计算机组成原理 班级: 指导教师：徐爱萍 组长: 组员: 二零一五年三月

目录 目录 (1) 1 实验环境 (2) 1.1 Quartus Ⅱ介绍 (2) 1.2 硬件描述语言（VHDL） (3) 1.3实验的主要成果 (3) 2 实验要求 (5) 2. 1 指令格式要求 (5) 2. 2 指令流程及微信号序列分析 (6) 2.2.1 ADD指令分析 (6) 2.2.2 ADC指令分析 (7) 2.2.3 SUB指令分析 (7) 2.2.4 SBC指令分析 (7) 2.2.5 INC指令分析 (7) 2.2.6 DEC指令分析 (8) 2.2.7 SHL指令分析 (8) 2.2.8 SHR指令分析 (8) 2.2.9 MOVR指令分析 (8) 2.2.10 MOVD指令分析 (9) 2.2.11 LDRR指令分析 (9) 2.2.12 STRR指令分析 (10) 2.2.13 JMP指令分析 (10) 2.2.14 JRC指令分析 (11) 2.2.15 JRZ指令分析 (11) 2.2.16 JRS指令分析 (11) 2.2.17 CLC指令分析 (11) 2.2.18 STC指令分析 (11) 3.部件仿真实验 (11) 3.1 八个通用寄存器设计与仿真 (11) 3.1.1 设计代码 (11) 3.1.2 RTL连接图 (17) 3.1.3 仿真过程 (17) 3.2算术逻辑单元设计与仿真 (18) 3.2.1 设计代码 (18) 3.2.2 RTL连接图 (21) 3.2.3 仿真过程 (22) 4. CPU设计 (23) 4.1取指设计 (23) 4.2指令译码的设计 (25) 4.3执行部分设计 (28) 4.4存储器部分设计 (31) 4.5通用寄存器组设计 (32)

西电机电院微机原理上机答案

汇编语言上机题 姓名：学号：成绩： 实验一、上机过程及DEBUG应用 编写程序，建立数据段DATA，将你的姓名（汉语拼音）及学号存入DATA数据段的BUFFER1区域，然后利用程序将BUFFER1区域中的字符串（姓名及学号）依次传送到从BUFFER2开始的内存区域中去。 上机过程与要求 1.建立原程序： 源程序文件名为，源程序清单如下： data segment buffer1 db 'hepan04105038' buffer2 db 13 dup() data ends code segment ASSUME CS:CODE,DS:DATA START: mov ax,data mov ds,ax mov es,ax lea si,buffer1 lea di,buffer2 mov cx,0d cld rep movsb mov ah,4ch int 21h code ends end start 2.汇编后生成的obj文件名为buffer .OBJ 3.连接后生成的目标文件名为buffer .EXE 4.DEBUG调试：在DEBUG下，利用U、D、G、R等命令对EXE文件进行调试后，相关信息如下： （1）表1－1 反汇编清单中所反映的相关信息 *注：最后一条指令是对应于代码段中最后一条指令 （2）在未执行程序之前，用D命令显示内存区域BUFFER1及BUFFER2中的内容， 其相关信息如表1－2所示。 表1－2 未执行程序之前的数据区内容

（3）执行程序以后用D命令显示内存区域的相关信息，如表1－3。 表1－3 执行程序之后的数据区内容 （4）用R命令检查寄存器的内容如表1－4所示。 回答问题 a)宏汇编命令MASM的作用是什么 答：产生OBJ文件。 b)连接命令LINK的作用是什么连接后生成什么文件 答：产生EXE文件，生成EXE文件。 c)DEBUG下U命令的作用是什么 答：反汇编被调试命令。 d)DEBUG下D命令的作用是什么 答：显示内存单元的内容。 e) 在DEBUG下如何执行.EXE文件，写出执行命令的常用格式。 答：DEBUG 。 实验二、寻址方式练习 掌握8086/8088的寻址方式是学习汇编语言的基础，因此，我们以数据传送指令为例编写了下面的程序，通过该程序对主要的几种寻址方式进行练习。 DATA1 SEGMENT M1 DB 0A0H,0A1H,0A2H,0A3H,0A4H,0A5H M2 DB 0A6H,0A7H,0A8H,0A9H,0AAH,0ABH,0ACH,0ADH,0AEH,0AFH DATA1 ENDS DATA2 SEGMENT N1 DB 0B0H,0B1H,0B2H,0B3H, 0B4H,0B5H N2 DB 0B6H,0B7H, 0B8H,0B9H,0BAH,0BBH, 0BCH,0BDH,0BEH,0BFH DATA2 ENDS STACK SEGMENT PARA STACK ‘STACK’ DB 0C0H,0C1H,0C2H,0C3H, 0C4H,0C5H DB 0C6H,0C7H, 0C8H,0C9H,0CAH,0CBH, 0CCH,0CDH,0CEH,0CFH

计算机组成原理课程设计微程序报告

微程序控制器的设计与实现

目录 1设计目的 (3) 2设计内容 (3) 3具体要求 (3) 4设计方案 (3) 5 调试过程 (11) 6 心得体会 (12)

微程序控制器的设计与实现 一、设计目的 1)巩固和深刻理解“计算机组成原理”课程所讲解的原理，加 深对计算机各模块协同工作的认识 2)掌握微程序设计的思想和具体流程、操作方法。 3)培养学生独立工作和创新思维的能力，取得设计与调试的实 践经验。 4)尝试利用编程实现微程序指令的识别和解释的工作流程 二、设计内容 按照要求设计一指令系统，该指令系统能够实现数据传送，进行加、减运算和无条件转移，具有累加器寻址、寄存器寻址、寄存器间接寻址、存储器直接寻址、立即数寻址等五种寻址方式。 三、设计要求 1)仔细复习所学过的理论知识，掌握微程序设计的思想，并根 据掌握的理论写出要设计的指令系统的微程序流程。指令系 统至少要包括六条指令，具有上述功能和寻址方式。 2)根据微操作流程及给定的微指令格式写出相应的微程序 3)将所设计的微程序在虚拟环境中运行调试程序，并给出测试 思路和具体程序段 4)尝试用C或者Java语言实现所设计的指令系统的加载、识 别和解释功能。 5)撰写课程设计报告。 四、设计方案 1)设计思路 按照要求设计指令系统，该指令系统能够实现数据传送，进行加、减运算和无条件转移，具有累加器寻址、寄存器寻址、寄存器间接寻址、存储器直接寻址、立即数寻址等五种寻址方式。从而可以想到如下指令：24位控制位分别介绍如下： XRD ：外部设备读信号，当给出了外设的地址后，输出

此信号，从指定外设读数据。 EMWR：程序存储器EM写信号。 EMRD：程序存储器EM读信号。 PCOE：将程序计数器PC的值送到地址总线ABUS上。 EMEN：将程序存储器EM与数据总线DBUS接通，由EMWR 和EMRD决定是将DBUS数据写到EM中，还是 从EM读出数据送到DBUS。 IREN：将程序存储器EM读出的数据打入指令寄存器IR 和微指令计数器uPC。 EINT：中断返回时清除中断响应和中断请求标志，便于下次中断。 ELP： PC打入允许，与指令寄存器的IR3、IR2位结合，控制程序跳转。 MAREN：将数据总线DBUS上数据打入地址寄存器MAR。 MAROE：将地址寄存器MAR的值送到地址总线ABUS上。 OUTEN：将数据总线DBUS上数据送到输出端口寄存器OUT 里。 STEN：将数据总线DBUS上数据存入堆栈寄存器ST中。 RRD：读寄存器组R0-R3，寄存器R?的选择由指令的最低两位决定。 RWR：写寄存器组R0-R3，寄存器R?的选择由指令的最低两位决定。 CN：决定运算器是否带进位移位，CN=1带进位，CN=0不带进位。 FEN：将标志位存入ALU内部的标志寄存器。 X2：X1：X0: X2、X1、X0三位组合来译码选择将数据送到DBUS