计算机系统结构 第四章(习题解答)

1. 假设一条指令的执行过程分为“取指令”、“分析”和“执行”三段，每一

段的时间分别是△t 、2△t 和3△t 。在下列各种情况下，分别写出连续执行n 条指令所需要的时间表达式。 ⑴ 顺序执行方式。

⑵ 仅“取指令”和“执行”重叠。 ⑶ “取指令”、“分析”和“执行”重叠。 答：

⑴ 顺序执行方式

1

2 ......

1 2 1

2

T ＝∑=++n

1i i i i )t t t (执行分析取址＝n(△t ＋2△t ＋3△t)＝6n △t

⑵ 仅“取指令”和“执行”重叠

1

2 ......

1 2 1

2

T ＝6△t ＋∑=+1

-n 1i i i )t t (执行分析＝6△t ＋(n-1)(2△t ＋3△t)＝(5n ＋1)△t

⑶ “取指令”、“分析”和“执行”重叠

△t 2△t 3△t

△t 2△t 3△t

1

2

3

4 ......

1 2 3 4 1

2

3

4

T ＝6△t ＋∑=1

-n 1i i )t (执行＝6△t ＋(n-1)(3△t)＝(3n ＋3)△t

2. 一条线性流水线有4个功能段组成，每个功能段的延迟时间都相等，都为

△t 。开始5个任务，每间隔一个△t 向流水线输入一个任务，然后停顿2个△t ，如此重复。求流水线的实际吞吐率、加速比和效率。 答：

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

...

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 1 2 3 4 5

6 7 8 9 10 11 12 13 14 15

1 2

3 4

5 6

7

8

9 10 11 12 13 14 15 16 17 18 19 20 21 22 23

我们可以看出，在（7n+1）Δt 的时间内，可以输出5n 个结果，如果指令的序列足够长（n →∞），并且指令间不存在相关，那么，吞吐率可以认为满足：

)n (t

75

t )n /17(5t )1n 7(n 5TP ∞→?=?+=?+=

加速比为：

)

n (7

20

n /17201n 7n 20t )1n 7(t 4n 5S ∞→=+=+=?+??=

△t 2△t 3△t

从上面的时空图很容易看出，效率为：

)n (7

5

n /1751n 7n 5t )1n 7(4t 4n 5E ∞→=+=+=?+???=

3. 用一条5个功能段的浮点加法器流水线计算∑==10

1i i A F 。每个功能段的延迟

时间均相等，流水线的输出端与输入端之间有直接数据通路，而且设置有足够的缓冲寄存器。要求用尽可能短的时间完成计算，画出流水线时空图，计算流水线的实际吞吐率、加速比和效率。 答：

首先需要考虑的是“10个数的和最少需要做几次加法？”，我们可以发现，加法的次数是不能减少的：9次；于是我们要尽可能快的完成任务，就只有考虑如何让流水线尽可能充满，这需要消除前后指令之间的相关。由于加法满足交换律和结合律，我们可以调整运算次序如以下的指令序列，我们把中间结果寄存器称为R ，源操作数寄存器称为A ，最后结果寄存器称为F ，并假设源操作数已经在寄存器中，则指令如下：

I1： R1←A1+A2 I2： R2←A3+A4 I3： R3←A5+A6 I4： R4←A7+A8 I5： R5←A9+A10 I6： R6←R1+R2 I7： R7←R3+R4 I8：

R8←R5+R6

I9： F ←R7+R8

这并不是唯一可能的计算方法。假设功能段的延迟为Δt 。时空图如下（图中的数字是指令号）：

1 2 3 4 5 6 7

8

9

1 2 3 4 5 6 7 8

9

1 2 3 4 5 6 7 8

9

1 2 3 4 5 6 7 8

9

1 2 3 4 5 6 7

8

9

1

2

3

4

5

6

7

8

9 10 11 12 13 14 15 16 17 18 19 20 21

整个计算过程需要21Δt ，所以吞吐率为：

t

43

.0t 73t 219TP ?≈

?=?=

加速比为：

1429.27

15

t 21t 59S ≈=???=

效率为：

43.07

3

t 215t 59E ≈=????=

4. 一条线性静态多功能流水线由6个功能段组成，加法操作使用其中的1、2、

3、6功能段，乘法操作使用其中的1、

4、

5、6功能段，每个功能段的延迟时间均相等。流水线的输出端与输入端之间有直接数据通路，而且设置有足够的缓冲寄存器。用这条流水线计算向量点积i 6

0i i b a B A ?=?∑=，画出流

水线时空图，计算流水线的实际吞吐率、加速比和效率。

答：

我们安排运算次序如下：把中间结果寄存器称为R ，源操作数寄存器称为A 、B ，最后结果寄存器称为F ，并假设源操作数已经在寄存器中，则指令如下：

I1： R0←A0*B0 I8： R7←R0+R1 I2： R1←A1*B1 I9：

R8←R2+R3

I3： R2←A2*B2 I10： R9←R4+R5 I4： R3←A3*B3 I11： R10←R6+R7 I5： R4←A4*B4 I12： R11←R8+R9 I6： R5←A5*B5 I13： F ←R10+R11 I7： R6←A6*B6

假设功能段的延迟为Δt 。时空图如下（图中的数字是指令号）：

1 2 3 4 5 6 7

8 9 10 11 12 13 1 2 3 4 5 6 7

1 2 3 4 5 6 7

8 9 10 11 12

13

8 9 10 11 12

13

1 2 3 4 5 6 7

8 9 10 11 12

13

1 2

3 4

5 6

7

8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24

整个计算过程需要24Δt ，所以吞吐率为：

t

54

.0t 2413TP ?≈?=

加速比为：

17.26

13

t 24t 46t 47S ≈=???+??=

效率为：

36.036

13

t 246t 134E ≈=????=

5. 一条有三个功能段的流水线如下图。每个功能段的延迟时间均相等，都为

△t 。其中功能段S 2的输出要返回到它自己的输入端循环一次。

⑴ 如果每间隔一个△t 向流水线的输入端连续输入新任务，问这条流水线会发

生什么情况？

⑵ 求这条流水线能够正常工作的最大吞吐率、加速比和效率。 ⑶ 有什么办法能够提高这条流水线的吞吐率，画出新的流水线。 答： ⑴

如果每间隔一个△t 向流水线的输入端连续输入新任务，流水线S2功能段存在资源冲突。见下表：

⑵

△t △t △t

每间隔两个△t 向流水线的输入端连续输入新任务（如见下表所示）可获得最佳性能。

我们可以看出：在（2n+2）Δt 的时间内，可以输出n 个结果，如果指令的序列足够长（n →∞），并且指令间不存在相关，那么，吞吐率为：

)n (t

21

t )n /22(1t )2n 2(n TP ∞→?=?+=?+=

加速比为：

)n (2n

/112

1n n 2t )2n 2(t 4n S ∞→=+=+=?+??=

效率为：

)n (3

2

n /3323n 3n 2t )2n 2(3t 4n E ∞→=+=+=?+???=

⑶

如要提高这条流水线的吞吐率，可采用：将功能段S2重复设置一次，见下图：

6. 一条有4个功能段的非线性流水线，每个功能段的延迟时间都相等，都为

20ns ，它的预约表如下：

△t △t △t △t

⑴写出流水线的禁止向量和初始冲突向量。

⑵画出调度流水线的状态图。

⑶求流水线的最小启动循环和最小平均启动距离。

⑷求平均启动距离最小的恒定循环。

⑸求流水线的最大吞吐率。

⑹按照最小启动循环连续输入10个任务，求流水线的实际吞吐率。

⑺画出该流水线各功能段之间的连接图。

答：

⑴

禁止向量F=（6,4,2）；冲突向量C=（101010）。

⑵

⑶

∴ 流水线的最小启动循环为：（1，7）或（3，5）或（5，3），最小平均启动距

离为4。 ⑷

由上表可知：平均启动距离最小的恒定循环为（5）。 ⑸

采用最小平均启动距离为4的最小启动循环可获得流水线的最大吞吐率，以（1，7）为例：（其他类似，最大吞吐率皆相同）

当任务数为偶数2n 时：

)n (t

41

t n 8n 2t 7)1n (t n t 7n 2TP ∞→?=?=??-+??+?=

当任务数为奇数2n+1时：

)n (t

41

n /t 7t 8n /12t 7t n 81n 2t 7n t n t 71n 2TP ∞→?=?+?+=?+?+=??+??+?+=

∴ 流水线的最大吞吐率为：)s /(M 5.12ns

2041

t 41任务=?=?

⑹

10个任务的实际吞吐率：利用上式可得（偶数个任务）TP 10=1/4△t=12.5M(任务/s)。 ⑺

该流水线的连接图为：

7. 一条由4个功能段组成的非线性流水线的预约表如下，每个功能段的延迟

时间都为10ns 。

⑴ 写出流水线的禁止向量和初始冲突向量。 ⑵ 画出调度流水线的状态图。

⑶ 求流水线的最小启动循环和最小平均启动距离。

4

7

输入

⑷在流水线中插入一个非计算延迟功能段后，求该流水线的最佳启动循环及其

最小平均启动距离。

⑸画出插入一个非计算延迟功能段后的流水线预约表（5行8列）。

⑹画出插入一个非计算延迟功能段后的流水线状态变换图。

⑺分别计算在插入一个非计算延迟功能段前、后的最大吞吐率。

⑻如果连续输入10个任务，分别计算在插入一个非计算延迟功能段前、后的

实际吞吐率。

答：

⑴

禁止向量F=（5,2,1）；冲突向量C=（10011）。

⑵

i=4

⑶

⑷

插入一个非计算延迟功能段后，最小平均启动距离为2（因为预约表中每行至多2个×），相应地可改进最小启动循环为（2）。

⑸

⑹

流水线的禁止向量为（1，3，7），流水线的冲突向量为1000101，流水线的状态图如下：

5(C0-C2-C2) 5 5，4(C0-C2) 4.5 5，6(C0-C2)

5.5

流水线的最小启动循环为（2），最小平均启动距离为2。 ⑺

插入前：

)s /(1033.3ns

1031

t 31t 3)1n (t 6n TP 7n max lim

任务数?≈?=?=??-+?=∞

→

插入后：

)s /(105ns

1021

t 21t 2)1n (t 6n TP 7n max lim

任务数?=?=?=??-+?=∞

→

⑻

连续输入10个任务，插入前的实际吞吐率为：

)s /(1003.3ns

103310

t 3310t 39t 610TP 7任务数?≈?=?=??+?=

连续输入10个任务，插入后的实际吞吐率为：

)s /(1085.3ns

102610

t 2610t 29t 810TP 7任务数?≈?=?=??+?=

8. 在流水线处理机中，有独立的加法操作部件和乘法操作部件各一个，加法

操作部件为4段流水线，乘法操作部件6段流水线，都在第一段从通用寄存器读操作数，在最后一段把运算结果写到通用寄存器中。每段的时间长度都相等，都是一个时钟周期。每个时钟周期发出一条指令。问可能发生哪几种数据相关?写出发生相关的指令序列，分析相关发生的原因，并给出解决相关的具体办法。

答：

可能的数据相关性有：

⑴“先写后读”（RAW）相关

?Read After 加法写。原因：还没有写好就已经读取寄存器中的数据了。

DADD R1,R2,R3 ；（R2）＋（R3）→（R1）

DSUB R4,R1,R5 ；（R1）－（R5）→（R4）

?Read After 乘法写。原因：还没有写好已经读取寄存器中的数据了。

DMUL R1,R2,R3 ；（R2）×（R3）→（R1）

DSUB R4,R1,R5 ；（R1）－（R5）→（R4）

本相关在流水线顺序执行和乱序执行时都可能发生。解决的方法是：利用编译程序调整指令的次序方法；延迟执行是避免数据相关最简单的方法；建立寄存器之间的专用路径。

⑵“写—写”（WAW）相关

Write After 乘法写。原因：后写的反而早执行（乘法所化的时间长，后面一个写任务反而先完成），使最后写入的内容不正确。

DMUL R1,R2,R3 ；（R2）×（R3）→（R1）

DSUB R1,R4,R5 ；（R4）－（R5）→（R1）

本相关只有在流水线乱序执行时才可能发生。解决的方法是：寄存器换名。

⑶“先读后写”（WAR）相关

Write After 任何读。原因：前面的读操作因为某种原因被推迟，要读的内容被后面的写操作修改了。

DSUB R4,R1,R5 ；（R1）－（R5）→（R4）

DADD R1,R2,R3 ；（R2）＋（R3）→（R1）

本相关只有在流水线乱序执行时才可能发生。解决的方法是：寄存器换名。

9. 在下列不同结构的处理机上运行8×8的矩阵乘法C=A×B，计算所需要的

最短时间。只计算乘法指令和加法指令的执行时间，不计算取操作数、数据传送和程序控制等指令的执行时间。加法部件和乘法部件的延迟时间都是3个时钟周期，另外，加法指令和乘法指令还要经过一个“取指令”和“指令译码”的时钟周期，每个时钟周期为20ns，C的初始值为“0”。各操作部件的输出端有直接数据通路连接到有关操作部件的输入端，在操作部件的输出端设置有足够容量的缓冲寄存器。

⑴处理机内只有一个通用操作部件，采用顺序方式执行指令。

⑵单流水线标量处理机，有一条两个功能的静态流水线，流水线每个功能段的

延迟时间均为一个时钟周期，加法操作和乘法操作各经过3个功能段。

⑶多操作部件处理机，处理机内有独立的乘法部件和加法部件，两个操作部件

可以并行工作。只有一个指令流水线，操作部件不采用流水线结构。

⑷单流水线标量处理机，处理机内有两条独立的操作流水线，流水线每个功能

段的延迟时间均为一个时钟周期。

⑸超标量处理机，每个时钟周期同时发射一条乘法指令和一条加法指令，处理

机内有两条独立的操作流水线，流水线的每个功能段的延迟时间均为一个时钟周期。

计算机系统结构题库

《计算机系统结构》题库 一．单项选择题（在下列每小题的四个备选答案中，只有一个答案是正确的，请把你认为是正确的答案填入题后的（）内，每小题2分） 第一章： 1.计算机系统多级层次中，从下层到上层，各级相对顺序正确的应当是： A.汇编语言机器级---操作系统机器级---高级语言机器级 B.微程序机器级---传统机器语言机器级---汇编语言机器级 C.传统机器语言机器级---高级机器语言机器级---汇编语言机器级 D.汇编语言机器级---应用语言机器级---高级语言机器级 答案：B 分数：2 所属章节1—1 2.汇编语言源程序变成机器语言目标程序是经来实现的。 A. 编译程序解释 B. 汇编程序解释 C. 编译程序翻译 D. 汇编程序翻译 答案：D 分数：2 所属章节1—1 3.直接执行微指令的是： A. 汇编程序 B. 编译程序 C. 硬件 D. 微指令程序 答案：C 分数：2 所属章节1—1 4.对系统程序员不透明的是： A. Cache存储器 B. 系列机各档不同的数据通路宽度 C. 指令缓冲寄存器 D. 虚拟存储器 答案：D 分数：2 所属章节1—2 5.对应用程序员不透明的是： A. 先行进位链 B. 乘法器 C. 指令缓冲器 D. 条件码寄存器 答案：D 分数：2 所属章节1—2 6.对机器语言程序员透明的是： A. 中断字 B. 主存地址寄存器 C. 通用寄存器 D. 条件码 答案：B 分数：2 所属章节1—2 7.计算机系统结构不包括： A. 主存速度 B. 机器工作状态 C. 信息保护 D. 数据表示 答案：A 分数：2 所属章节1—2 8.对计算机系统结构透明的是： A. 字符行运算指令 B. 是否使用通道行I/O处理机 C. 虚拟存储器 D. VLSI技术 答案：D 分数：2 所属章节1—2 9.对汇编语言程序员透明的是： A.I/O方式中的DMA访问方式 B. 浮点数据表示 C. 访问方式保护 D 程序性中断. 答案：A 分数：2 所属章节1—2 10.属计算机系统结构考虑的应是：

计算机体系结构实验报告二

实验二结构相关 一、实验目得: 通过本实验,加深对结构相关得理解,了解结构相关对CPU性能得影响。 二、实验内容: 1、用WinDLX模拟器运行程序structure_d、s 。 2、通过模拟,找出存在结构相关得指令对以及导致结构相关得部件。 3、记录由结构相关引起得暂停时钟周期数,计算暂停时钟周期数占总执行 周期数得百分比。 4、论述结构相关对CPU性能得影响,讨论解决结构相关得方法。 三、实验程序structure_d、s LHI R2, (A>>16)&0xFFFF 数据相关 ADDUI R2, R2, A&0xFFFF LHI R3, (B>>16)&0xFFFF ADDUI R3, R3, B&0xFFFF ADDU R4, R0, R3 loop: LD F0, 0(R2) LD F4, 0(R3) ADDD F0, F0, F4 ;浮点运算,两个周期,结构相关 ADDD F2, F0, F2 ; < A stall is found (an example of how to answer your questions) ADDI R2, R2, #8 ADDI R3, R3, #8 SUB R5, R4, R2 BNEZ R5, loop ;条件跳转 TRAP #0 ;; Exit < this is a ment !! A: 、double 1, 2, 3, 4, 5, 6, 7, 8, 9, 10 B: 、double 1, 2, 3, 4, 5, 6, 7, 8, 9, 10 四、实验过程 打开软件,load structure_d、s文件,进行单步运行。经过分析,此程序一 次循环中共有五次结构相关。(Rstall 数据相关Stall 结构相关) 1)第一个结构相关:addd f2,,f0,f2 由于前面得数据相关,导致上一条指令addd f0,f0,f4暂停在ID阶段,所以下一条指令addd f2,,f0,f2发生结构相关,导致相关得部件:译码部件。

北邮高级计算机系统结构实验二三四五

实验二指令流水线相关性分析 ·实验目的 通过使用WINDLX模拟器，对程序中的三种相关现象进行观察，并对使用专用通路，增加运算部件等技术对性能的影响进行考察，加深对流水线和RISC处理器的特点的理解。 ·实验原理： 指令流水线中主要有结构相关、数据相关、控制相关。相关影响流水线性能。·实验步骤 一．使用WinDLX模拟器，对做如下分析： （1）观察程序中出现的数据/控制/结构相关。指出程序中出现上述现象的指令组合。 （2）考察增加浮点运算部件对性能的影响。 （3）考察增加forward部件对性能的影响。 （4）观察转移指令在转移成功和转移不成功时候的流水线开销。 ·实验过程 一．使用WinDLX模拟器，对做如下分析： } 浮点加、乘、除部件都设置为1，浮点数运算部件的延时都设置为4，如图1： 图1 初始设置 将和加载至WinDLX中，如图2示。

图2 加载程序 1.观察程序中出现的数据/控制/结构相关；指出程序中出现上述现象的指令组合。 1）数据相关 点击F7，使程序单步执行，当出现R-Stall时停止，运行过程中出现下图3所示，输入整数6。 图3 输入整数6 @ 打开Clock Diagram，可以清楚的看到指令执行的流水线如图4所示。 图4 指令流水线 双击第一次出现R-Stall的指令行，如图5所示。

图5 指令详细信息 对以上出现的情况分析如下： 程序发生了数据相关，R-Stall（R-暂停）表示引起暂停的原因是RAW。 lbu r3,0×0(r2) 要在WB周期写回r3中的数据；而下一条指令 & seqi r5,r3,0×a 要在intEX周期中读取r3中的数据。 上述过程发生了WR冲突，即写读相关。为了避免此类冲突， seq r5,r4,0×a的intEX指令延迟了一个周期进行。 由此，相关指令为： 2）控制相关 由图6可以看出，在第4时钟周期：第一条指令处于MEM段，第二条命令处于intEX段，第三条指令出于aborted状态，第四条命令处于IF段。 图 6 指令流水线 }

计算机系统结构 第四章(习题解答)

1. 假设一条指令的执行过程分为“取指令”、“分析”和“执行”三段，每一段的时间分别是△t 、2△t 和3△t 。在下列各种情况下，分别写出连续执行n 条指令所需要的时间表达式。 ⑴ 顺序执行方式。 ⑵ 仅“取指令”和“执行”重叠。 ⑶ “取指令”、“分析”和“执行”重叠。 答： 1 2 3 4 ...... 1 2 3 4 1 2 3 4 T ＝6△t ＋∑=1 -n 1 i i )t (执行＝6△t ＋(n-1)(3△t)＝(3n ＋3)△t △t 2△t 3△t

2. 一条线性流水线有4个功能段组成，每个功能段的延迟时间都相等，都为△t。开始5个任务， 每间隔一个△t向流水线输入一个任务，然后停顿2个△t，如此重复。求流水线的实际吞吐率、加速比和效率。 答： n→ I1：R1←A1+A2 I2：R2←A3+A4 I3：R3←A5+A6 I4：R4←A7+A8 I5：R5←A9+A10 I6：R6←R1+R2 I7：R7←R3+R4

I8：R8←R5+R6 I9：F←R7+R8 这并不是唯一可能的计算方法。假设功能段的延迟为Δt。时空图如下（图中的数字是指令号）： I4：R3←A3*B3 I11：R10←R6+R7 I5：R4←A4*B4 I12：R11←R8+R9 I6：R5←A5*B5 I13：F←R10+R11 I7：R6←A6*B6 假设功能段的延迟为Δt。时空图如下（图中的数字是指令号）： 1 2 3 4 5 6 7 8 9 10 11 12 13

1 2 3 4 5 6 7 1 2 3 4 5 6 7 8 9 10 11 12 13 8 9 10 11 12 13 1 2 3 4 5 6 7 8 9 10 11 12 13 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 222324 整个计算过程需要24Δt，所以吞吐率为： 5. S 2 ⑴ ⑵ ⑶ 答： ⑴ 下表： ⑵ 每间隔两个△t向流水线的输入端连续输入新任务（如见下表所示）可获得最佳性能。

2010年4月自考计算机系统结构试题及答案

全国2010年4月自学考试计算机系统结构试题 课程代码：02325 一、单项选择题(本大题共10小题，每小题1分,共10分) 在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均不得分。 1．在计算机系统结构设计中，提高软件功能实现的比例可( ) A．提高解题速度B．减少需要的存储器容量 C．提高系统的灵活性D．提高系统的性能价格比 2．浮点数表示的尾数的基r m=16，尾数长度p=8，可表示的规格化最大正尾数的值是( ) A．1／256 B．1／2 C．15／16 D．255／256 3．下列数据存储空间为隐含寻址方式的是( ) A．CPU中的通用寄存器B．主存储器 C．I／O接口中的寄存器D．堆栈 4．当计算机系统执行通道程序完成输入输出工作时，执行通道程序的是( ) A．CPU B．通道 C．CPU和通道D．指定的外设 5．下列有关中断的叙述正确的是( ) A．中断响应的次序是由硬件决定的B．中断处理的次序是由硬件决定的 C．中断处理的次序是不可改的D．中断响应的次序是可灵活改变的 6．与虚拟存储器的等效访问速度无关 ．．的是( ) A．访存页地址流B．页面替换算法 C．主存的容量D．辅存的容量 7．非线性流水线的特征是( ) A．一次运算中使用流水线中的多个功能段 B．一次运算中多次使用流水线中的某些功能段 C．流水线中某些功能段在各次运算中的作用不同 D．流水线的各功能段在不同的运算中可以有不同的连接 8．属于集中式共享存储器结构的SIMD计算机是( ) A．ILLIAC IV B．BSP C．CM-2 D．MP-1 1

计算机体系结构试题汇总

计算机系统结构 姓名：学号： 一、简答题（每小题10分，共20分） 1．简述使用物理地址进行DMA存在的问题，及其解决办法。 2．从目的、技术途径、组成、分工方式、工作方式等5个方面对同构型多处理机和异构型多处理机做一比较（列表）。 二、（60分）现有如下表达式： Y＝a ×X 其中：X和Y是两个有64个元素的32位的整数的向量，a为32位的整数。假设在存储器中，X和Y的起始地址分别为1000和5000，a的起始地址为6000。 1．请写出实现该表达式的MIPS代码。 2．假设指令的平均执行时钟周期数为5，计算机的主频为500 MHz，请计算上述MIPS 代码（非流水化实现）的执行时间。 3．将上述MIPS代码在MIPS流水线上（有正常的定向路径、分支指令在译码段被解析出来）执行，请以最快执行方式调度该MIPS指令序列。注意：可以改变操作数，但不能改变操作码和指令条数。画出调度前和调度后的MIPS代码序列执行的流水线时空图，计算调度前和调度后的MIPS代码序列执行所需的时钟周期数，以及调度前后的MIPS流水线执行的加速比。 4．根据3的结果说明流水线相关对CPU性能的影响。 三、（20分）请分析I/O对于性能的影响有多大？假设： 1．I/O操作按照页面方式进行，每页大小为16 KB，Cache块大小为64 B；且对应新页的地址不在Cache中；而CPU不访问新调入页面中的任何数据。 2．Cache中95%被替换的块将再次被读取，并引起一次失效；Cache使用写回方法，平均50%的块被修改过；I/O系统缓冲能够存储一个完整的Cache块。 3．访问或失效在所有Cache块中均匀分布；在CPU和I/O之间，没有其他访问Cache 的干扰；无I/O时，每1百万个时钟周期中，有15,000次失效；失效开销是30个时钟周期。如果替换块被修改过，则再加上30个周期用于写回主存。计算机平均每1百万个周期处理一页。

(完整版)计算机系统结构试题及答案

计算机系统结构复习题 单选及填空： 计算机系统设计的主要方法 1、由上往下的设计（top-down） 2、由下往上的设计（bottom-up） 3、从中间开始（middle-out） Flynn分类法把计算机系统的结构分为以下四类： （1）单指令流单数据流 （2）单指令流多数据流 （3）多指令流单数据流 (4) 多指令流多数据流 堆栈型机器：CPU 中存储操作数的单元是堆栈的机器。 累加器型机器：CPU 中存储操作数的单元是累加器的机器。 通用寄存器型机器：CPU 中存储操作数的单元是通用寄存器的机器。 名词解释： 虚拟机：用软件实现的机器叫做虚拟机，但虚拟机不一定完全由软件实现，有些操作可以由硬件或固件（固件是指具有软件功能的固件）实现。 系列机：由同一厂家生产的具有相同系统结构、但具有不同组成和实现的一系列不同型号的计算机。 兼容机：它是指由不同公司厂家生产的具有相同系统结构的计算机。 流水线技术：将一个重复的时序过程，分解成为若干个子过程，而每一个子过程都可有效地在其专用功能段上与其它子过程同时执行。 单功能流水线：指流水线的各段之间的连接固定不变、只能完成一种固定功能的流水线。 多功能流水线：指各段可以进行不同的连接，以实现不同的功能的流水线。 顺序流水线：流水线输出端任务流出的顺序与输入端任务流入的顺序完全相同。 乱序流水线：流水线输出端任务流出的顺序与输入端任务流入的顺序可以不同，允许后进入流水线的任务先完成。这种流水线又称为无序流水线、错序流水线、异步流水线。 吞吐率：在单位时间内流水线所完成的任务数量或输出结果的数量。 指令的动态调度：

是指在保持数据流和异常行为的情况下，通过硬件对指令执行顺序进行重新安排，以提高流水线的利用率且减少停顿现象。是由硬件在程序实际运行时实施的。 指令的静态调度： 是指依靠编译器对代码进行静态调度，以减少相关和冲突。它不是在程序执行的过程中、而是在编译期间进行代码调度和优化的。 超标量： 一种多指令流出技术。它在每个时钟周期流出的指令条数不固定，依代码的具体情况而定，但有个上限。 超流水：在一个时钟周期内分时流出多条指令。 多级存储层次： 采用不同的技术实现的存储器，处在离CPU不同距离的层次上，各存储器之间一般满足包容关系，即任何一层存储器中的内容都是其下一层（离CPU更远的一层）存储器中内容的子集。目标是达到离CPU最近的存储器的速度，最远的存储器的容量。 写直达法： 在执行写操作时，不仅把信息写入Cache中相应的块，而且也写入下一级存储器中相应的块。写回法： 只把信息写入Cache中相应块，该块只有被替换时，才被写回主存。 集中式共享多处理机： 也称为对称式共享存储器多处理SMP。它一般由几十个处理器构成，各处理器共享一个集中式的物理存储器，这个主存相对于各处理器的关系是对称的， 分布式共享多处理机： 它的共享存储器分布在各台处理机中，每台处理机都带有自己的本地存储器，组成一个“处理机-存储器”单元。但是这些分布在各台处理机中的实际存储器又合在一起统一编址，在逻辑上组成一个共享存储器。这些处理机存储器单元通过互连网络连接在一起，每台处理机除了能访问本地存储器外，还能通过互连网络直接访问在其他处理机存储器单元中的“远程存储器”。 多Cache一致性： 多处理机中，当共享数据进入Cache，就可能出现多个处理器的Cache中都有同一存储器块的副本，要保证多个副本数据是一致的。 写作废协议： 在处理器对某个数据项进行写入之前，它拥有对该数据项的唯一的访问权 。 写更新协议： 当一个处理器对某数据项进行写入时，它把该新数据广播给所有其它Cache。这些Cache用该新数据对其中的副本进行更新。 机群：是一种价格低廉、易于构建、可扩放性极强的并行计算机系统。它由多台同构或异构

计算机系统结构考试题库及答案

计算机系统结构试题及答案 一、选择题（50分，每题2分，正确答案可能不只一个，可单选 或复选） 1.（CPU周期、机器周期）是内存读取一条指令字的最短时间。 2.（多线程、多核）技术体现了计算机并行处理中的空间并行。 3.（冯?诺伊曼、存储程序）体系结构的计算机把程序及其操作数 据一同存储在存储器里。 4.（计算机体系结构）是机器语言程序员所看到的传统机器级所具 有的属性，其实质是确定计算机系统中软硬件的界面。 5.（控制器）的基本任务是按照程序所排的指令序列，从存储器取 出指令操作码到控制器中，对指令操作码译码分析，执行指令操作。 6.（流水线）技术体现了计算机并行处理中的时间并行。 7.（数据流）是执行周期中从内存流向运算器的信息流。 8.（指令周期）是取出并执行一条指令的时间。 9.1958年开始出现的第二代计算机，使用（晶体管）作为电子器件。 10.1960年代中期开始出现的第三代计算机，使用（小规模集成电路、 中规模集成电路）作为电子器件。 11.1970年代开始出现的第四代计算机，使用（大规模集成电路、超 大规模集成电路）作为电子器件。 12.Cache存储器在产生替换时，可以采用以下替换算法：（LFU算法、 LRU算法、随机替换）。

13.Cache的功能由（硬件）实现，因而对程序员是透明的。 14.Cache是介于CPU和（主存、内存）之间的小容量存储器，能高 速地向CPU提供指令和数据，从而加快程序的执行速度。 15.Cache由高速的（SRAM）组成。 16.CPU的基本功能包括（程序控制、操作控制、时间控制、数据加 工）。 17.CPU的控制方式通常分为：（同步控制方式、异步控制方式、联合 控制方式）反映了时序信号的定时方式。 18.CPU的联合控制方式的设计思想是：（在功能部件内部采用同步控 制方式、在功能部件之间采用异步控制方式、在硬件实现允许的情况下，尽可能多地采用异步控制方式）。 19.CPU的同步控制方式有时又称为（固定时序控制方式、无应答控 制方式）。 20.CPU的异步控制方式有时又称为（可变时序控制方式、应答控制 方式）。 21.EPROM是指（光擦可编程只读存储器）。 22.MOS半导体存储器中，（DRAM）可大幅度提高集成度，但由于（刷 新）操作，外围电路复杂，速度慢。 23.MOS半导体存储器中，（SRAM）的外围电路简单，速度（快），但 其使用的器件多，集成度不高。 24.RISC的几个要素是（一个有限的简单的指令集、CPU配备大量的 通用寄存器、强调对指令流水线的优化）。

计算机系统结构实验报告

计算机系统结构实验报告 一．流水线中的相关 实验目的： 1. 熟练掌握WinDLX模拟器的操作和使用，熟悉DLX指令集结构及其特点； 2. 加深对计算机流水线基本概念的理解； 3. 进一步了解DLX基本流水线各段的功能以及基本操作； 4. 加深对数据相关、结构相关的理解，了解这两类相关对CPU性能的影响； 5. 了解解决数据相关的方法，掌握如何使用定向技术来减少数据相关带来的暂停。 实验平台： WinDLX模拟器 实验内容和步骤： 1.用WinDLX模拟器执行下列三个程序： 求阶乘程序fact.s 求最大公倍数程序gcm.s 求素数程序prim.s 分别以步进、连续、设置断点的方式运行程序，观察程序在流水线中的执行情况，观察 CPU中寄存器和存储器的内容。熟练掌握WinDLX的操作和使用。 2. 用WinDLX运行程序structure_d.s，通过模拟找出存在资源相关的指令对以及导致资源相 关的部件；记录由资源相关引起的暂停时钟周期数，计算暂停时钟周期数占总执行周期数的 百分比；论述资源相关对CPU性能的影响，讨论解决资源相关的方法。 3. 在不采用定向技术的情况下（去掉Configuration菜单中Enable Forwarding选项前的勾选符），用WinDLX运行程序data_d.s。记录数据相关引起的暂停时钟周期数以及程序执行的 总时钟周期数，计算暂停时钟周期数占总执行周期数的百分比。 在采用定向技术的情况下（勾选Enable Forwarding），用WinDLX再次运行程序data_d.s。重复上述3中的工作，并计算采用定向技术后性能提高的倍数。 1. 求阶乘程序 用WinDLX模拟器执行求阶乘程序fact.s。这个程序说明浮点指令的使用。该程序从标准 输入读入一个整数，求其阶乘，然后将结果输出。 该程序中调用了input.s中的输入子程序，这个子程序用于读入正整数。 实验结果： 在载入fact.s和input.s之后，不设置任何断点运行。 a.不采用重新定向技术，我们得到的结果

北邮计算机系统结构实验报告-实验一到五-WINDLX模拟器

北京邮电大学 实验报告 课程名称计算机系统结构 计算机学院03班 王陈(11)

目录 实验一WINDLX模拟器安装及使用......................................... 错误!未定义书签。 ·实验准备................................................................................ 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验内容及要求.................................................................... 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 ·实验总结............................................................................. 错误!未定义书签。实验二指令流水线相关性分析 ............................................... 错误!未定义书签。 ·实验目的............................................................................. 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 ·实验总结............................................................................. 错误!未定义书签。实验三DLX处理器程序设计 .................................................... 错误!未定义书签。 ·实验目的............................................................................. 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 A.向量加法代码及性能分析 ................................................... 错误!未定义书签。 B.双精度浮点加法求和代码及结果分析 .............................. 错误!未定义书签。 ·实验总结............................................................................. 错误!未定义书签。实验四代码优化 ....................................................................... 错误!未定义书签。 ·实验目的............................................................................. 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验原理................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 ·实验总结+实习体会........................................................... 错误!未定义书签。实验五循环展开 ....................................................................... 错误!未定义书签。 ·实验目的............................................................................. 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验原理................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 矩阵乘程序代码清单及注释说明........................................... 错误!未定义书签。 相关性分析结果........................................................................... 错误!未定义书签。 增加浮点运算部件对性能的影响........................................... 错误!未定义书签。 增加forward部件对性能的影响 ............................................ 错误!未定义书签。 转移指令在转移成功和转移不成功时候的流水线开销 .. 错误!未定义书签。 ·实验总结+实习体会+课程建议......................................... 错误!未定义书签。

计算机系统结构实验1预习报告

计算机系统结构实验 实验1：MIPS指令系统和MIPS体系结构 （预习报告） 姓名： 学号： 班级：

大连理工大学实验预习报告 学院：______________________专业:_______________________班级:_____________________ 姓名：______________________学号:_______________________ 实验时间：__________________实验室：__________________实验台：__________________ 指导老师签字：_________________________________________成绩：____________________ 实验目的： 了解熟悉MIPSsim模拟器； 熟悉MIPS指令系统及其特点； 熟悉MIPS体系结构 实验平台： 指令级和流水线操作级模拟器MIPSsim 资料准备： MIPS64指令系统介绍 1.MIPS的寄存器 32个64位通用寄存器（GPRs整数寄存器）：R0-R31。R0的值永远是0。 32个64位浮点数寄存器FPRs：F0-F31。它们可以存放32个单精度浮点数（32位），也可以存放32个双精度浮点数（64位）。 MIPS提供了单精度和双精度操作的指令，而且还提供了在FPRs和GPRs之间传送数据的指令。2.MIPS的数据表示

整数：字节（8位）、半字（16位）、字（32位）和双字（64位）。 浮点数：单精度浮点数（32位）和双精度浮点数（64位）。 MIPS64的操作是针对64位整数以及32位或64位浮点数进行的。字节、半字或字在装入64位寄存器时，用零扩展或者用符号位扩展来填充该寄存器的剩余部分。装入以后，对它们按照64位整数的方式进行运算。 3.MIPS的数据寻址方式 MIPS的数据寻址方式只有立即数寻址和偏移量寻址两种，立即数字段和偏移量字段都是16位。 寄存器间接寻址是通过把0作为偏移量来实现的，16位绝对寻址是通过把R0作为基址寄存器来完成的。 MIPS的存储器是按字节寻址的，地址是64位。由于MIPS是load-store结构，寄存器和存储器之间的数据传送都是通过load指令和store指令来完成的。所有存储器访问都必须边界对齐。 4.MIPS的指令格式 指令格式简单，其中操作码6位。按不同类型的指令设置不同的格式，共有3种格式，分别对应I指令、R指令和J指令。在这3种格式中，同名字段的位置固定不变。 I类指令 包括所有的load和store指令、立即数指令、分支指令、寄存器跳转指令、寄存器链接跳转指令。其中立即数字段位16位，用于提供立即数或偏移量。 1）load指令 2）store指令 3）立即数指令 4）分支指令 5）寄存器跳转、寄存器跳转并链接

计算机体系结构实验报告二

实验二结构相关 一、实验目的： 通过本实验，加深对结构相关的理解，了解结构相关对CPU性能的影响。 二、实验内容： 1. 用WinDLX模拟器运行程序structure_d.s 。 2. 通过模拟，找出存在结构相关的指令对以及导致结构相关的部件。 3. 记录由结构相关引起的暂停时钟周期数，计算暂停时钟周期数占总执行 周期数的百分比。 4. 论述结构相关对CPU性能的影响，讨论解决结构相关的方法。 三、实验程序structure_d.s LHI R2, (A>>16)&0xFFFF 数据相关 ADDUI R2, R2, A&0xFFFF LHI R3, (B>>16)&0xFFFF ADDUI R3, R3, B&0xFFFF ADDU R4, R0, R3 loop: LD F0, 0(R2) LD F4, 0(R3) ADDD F0, F0, F4 ；浮点运算，两个周期，结构相关 ADDD F2, F0, F2 ; <- A stall is found (an example of how to answer your questions) ADDI R2, R2, #8 ADDI R3, R3, #8 SUB R5, R4, R2 BNEZ R5, loop ；条件跳转 TRAP #0 ;; Exit <- this is a comment !! A: .double 1, 2, 3, 4, 5, 6, 7, 8, 9, 10 B: .double 1, 2, 3, 4, 5, 6, 7, 8, 9, 10

四、实验过程 打开软件，load structure_d.s文件，进行单步运行。经过分析，此程序一 次循环中共有五次结构相关。（R-stall 数据相关Stall- 结构相关） 1)第一个结构相关：addd f2,,f0,f2 由于前面的数据相关，导致上一条指令addd f0,f0,f4暂停在ID阶段，所以下一条指令addd f2,,f0,f2发生结构相关，导致相关的部件：译码部件。 2)第二个结构相关：ADDI R2, R2, #8，与第一个结构相关类似。由于数据相关， 上一条指令暂停在ID阶段，所以导致下一条指令发生结构相关。

大连理工大学计算机系统结构实验-实验四

大连理工大学实验报告计算机系统结构实验 实验四Cache性能分析 学院（系）：电子信息与电气工程学部专业：计算机科学与技术 学生姓名： 班级： 学号： 大连理工大学 Dalian University of Technology

实验四Cache性能分析 一、实验目的和要求 （1）加深对Cache的基本概念、基本组织结构以及基本工作原理的理解。 （2）掌握Cache容量、相联度、块大小对Cache性能的影响。 （3）掌握降低Cache不命中率的各种方法以及这些方法对提高Cache性能的好处。 （4）理解LRU与随机法的基本思想以及它们对Cache性能的影响。 二、实验步骤与操作方法 1、Cache容量对不命中率的影响。 （1）启动MyCache。 （2）用鼠标单击“复位”按钮，把各参数设置为默认值。 （3）选择一个地址流文件。方法：选择“访问地址”—>“地址流文件”选项，然后单击“浏览”按钮，从本模拟器所在文件夹下的“地址流”文件夹中选取。 （4）选择不同的Cache容量，包括2KB、4KB、8KB、16KB、32KB、64KB、128KB和256KB。分别执行模拟器（单击“执行到底”按钮即可执行），然后在下表中记录各种情况下的不命中率。 表不同容量下Cache的不命中率 （5）以容量为横坐标，画出不命中率随Cache容量变化而变化的曲线，并指明地址流文件名。

（6）根据该模拟结果，你能得出什么结论？ 答：随着Cache容量的增大，不命中率降低，但是降低的幅度由较大差别，Cache容 量足够大以后，不命中率降到一定程度以后，降低效果不再明显。 2．相联度对不命中率的影响 （1）用鼠标单击“复位”按钮，把各参数设置为默认值。此时的Cache容量为64KB。 （2）选择一个地址流文件。 （3）选择不同的Cache相联度，包括2路、4路、8路、16路和32路。分别执行模拟器，然后在下表中记录各种情况下的不命中率。 表当容量为64KB时，不同相联度下Cache的不命中率 （4）把Cache的容量设置为256KB，重复（3）的工作，并填写下表。 表当容量为256KB时，不同相联度下Cache的不命中率 （5）以相联度为横坐标，画出在64KB和256KB的情况下不命中率随Cache相联度变化而变化的曲线，并指明地址流文件名。

计算机系统结构实验教程

实验一流水线及流水线中的冲突 实验目的 1.加深对计算机流水线基本概念的理解； 2.理解MIPS结构如何用5段流水线来实现，理解各段的功能和基本操作； 3.加深对数据冲突、结构冲突的理解，理解这两类冲突对CPU性能的影响； 4.进一步理解解决数据冲突的方法，掌握如何应用定向技术来减少数据冲突引起的停顿。 5.加深对指令调度和延迟分支技术的理解； 6.熟练掌握用指令调度技术来解决流水线中的数据冲突的方法； 7.进一步理解指令调度技术和延迟分支技术对CPU性能的改进。 实验平台 指令级和流水线操作级模拟器MIPSsim， 实验内容和步骤 首先要掌握MIPSsim模拟器的使用方法。 一、流水线及流水线中的冲突观察 1. 启动MIPSsim。 2．根据预备知识中关于流水线各段操作的描述，进一步理解流水线窗口中各段的功能，掌握各流水寄存器的含义。（用鼠标双击各段，就可以看到各流水寄存器的内容） 3. 熟悉MIPSsim模拟器的操作和使用方法。 可以先载入一个样例程序（在本模拟器所在的文件夹下的“样例程序”文件夹中），然后分别以单步执行一个周期、执行多个周期、连续执行、设置断点等的方式运行程序，观察程序的执行情况，观察CPU中寄存器和存储器的内容的变化，特别是流水寄存器内容的变化。 4. 勾选配置菜单中的“流水方式”，使模拟器工作于流水方式下。 5．观察程序在流水线中的执行情况，步骤如下： (1)用MIPSsim的“文件”菜单中的“载入程序”来加载pipeline.s（在模拟器所在文 件夹下的“样例程序”文件夹中）； (2)关闭定向功能。这是通过在“配置”菜单中去选“定向”（即使得该项前面没有“√” 号）来实现的； (3)用单步执行一周期的方式（“执行”菜单中，或用F7）执行该程序，观察每一周 期中，各段流水寄存器内容的变化、指令的执行情况（代码窗口）以及时钟周期 图； (4)当执行到第10个时钟周期时，各段分别正在处理的指令是： IF： ID：

计算机体系结构第四章练习题参考解答

第 四 章 4.52 浮点数系统使用的阶码基值r e =2，阶值位数q=2，尾数基值r m =10，尾数位数p ′=1，即按照使用的二进制位数来说，等价于p=4。计算在非负阶、正尾数、规格化情况下的最小尾数值、最大尾数值、最大阶值、可表示的最小值和最大值及可表示数的个数。 解: 最小尾数值：r m -1 = 10-1 = 0.1 最大尾数值：1- r m -p ′ =1-10-1 = 0.9 最大阶值：2q -1=3 可表示数的最小值：1×r m -1 = 10-1 = 0.1 可表示数的最大值：r m 2q-1×（1- r m -p ′）=103（1-10-1）= 900 可表示数的个数：2q ×r m p ′（r m -1）/r m = 22×101（10-1）/10 = 36 4.53 一台机器要求浮点数的字长的精度不低于10-7.2，表数的范围正数不小于1038，且 正负对称。尾数用原码、纯小数表示，阶码用移码、整数表示。设计这种浮点数的格式。 解 依题意，取表数范围N =1038，表数精度δ=10-7.2。 由式（4-4）得：37log(log10log 21) log 2 q +> = 6.99，上取整，得到阶码字长q=7。 由式（4-5）得： 16 log1053.2 log 2 p --> =，上取整，得到尾数字长p=24。 从而加上一个尾数符号位和一个阶码符号位，浮点数的总字长为：p+q+2=24+7+2=33。 实际浮点数总字长应为8的倍数，故取浮点数总字长为40位。多出的7位可以加到尾数字长p 中用于提高浮点数的表数精度，也可以加到阶码字长q 中来扩大浮点数的表数范围。暂且让p 增加6位，q 增加1位，即p=30，q=8。如图4-8所示是设计出来的浮点数格式。 图4-8 例4.2浮点数的设计格式 4.58 用于文字处理的某专用机，每个文字符用4位十进制数字（0～9）编码表示，空格用︼表示。在对传送的文字符和空格进行统计后，得出它们的使用频度如下： ︼：0.20 0:0.17 1:0.06 2:0.08 3:0.11 4:0.08 5: 0.05 6:0.08 7:0.13 8:0.03 9:0.01 （1）若对数字0～9和空格采用二进制编码，试设计编码平均长度最短的编码。 （2）若传送106个文字符号，且每个文字符号后均自动跟一个空格，按最短的编码，共需传送多少个二进制位？若传送波特率为9600bPS ，共需传送多少时间？ （3）若对数字0～9和空格采用4位定长码编码，重新计算问题（2）。 解：（1）∵操作码编码的平均长度最短为Huffman 编码，生成的Huffman 树，如图所示，

计算机系统结构试题及答案

2009-2010学年度第一学期2007级 《计算机系统结构》期末考试试卷（A）（闭卷） 姓名：学号：专业： （注：①考试时间为120分钟；②所有解答必须写在答题纸上。）一、单项选择题（每小题3分，共30分） 1．在系列机中发展一种新型号机器，你认为下列（）设想是不行的?【A】新增加字符数据类型和若干条字符处理指令 【B】将中断分级由原来的4级增加到5级 【C】在CPU和主存之间增设Cache存贮器 【D】将浮点数的下溢处理法由原来的恒置“1”法，改为查表舍入法 2.对计算机系统结构来说，不透明的是（）。 【A】存储器采用交叉存取还是并行存取 【B】CPU内部的数据通路的宽度是8位还是16位 【C】采用浮点数据表示还是标志符数据表示 【D】指令采用硬联逻辑实现还是微程序实现 3．一个平衡的计算机系统，应该是（）。 【A】1MIPS的CPU速度【B】1MB的主存容量 【C】1Mb/s的I/O吞吐率【D】A、B和C 4、（）设计是现代计算机系统设计所采用的方法。 【A】由上往下【B】由下往上【C】由中间开始【D】上下同时开始5．当今微型机中实现软件移植最好的方法是（）。 【A】系列机【B】兼容机【C】仿真技术【D】统一高级语言

6、不能够对向量数据结构提供直接支持的是（）数据表示。 【A】向量【B】堆栈【C】描述符【D】A和C 7、采用整数边界存储技术，其主要目的是（）。 【A】节约主存空间【B】提高数据的访问速度 【C】一个主存周期可取多条指令【D】一个主存周期至少可取到一条指令 8、在指令的操作码编码方式中，优化实用的编码是（）。 【A】Huffman编码【B】等长编码【C】Huffman扩展编码【D】BCD码 9、流水计算机中将指令Cache和数据Cache分开，主要是为了（）。 【A】提高存储系统的速度【B】增加主存容量 【C】解决功能部件冲突【D】解决访存冲突 10、当N=16时，能描述4组4元交换的函数是（）。 【A】C1+C2 【B】C0+C1 【C】C0+C2 【D】C2+C3 二、（10分）在采用通用寄存器指令集结构的计算机上得到了如下所示的数据： 假若编译器优化后能去掉50%的ALU指令，但不能去掉其它三类指令。求优化后的MIPS 与优化前的MIPS速率比。 三、（10分）设某机器系统指令字长12位，每个操作码和地址均占3位，试提出一种分配