数字钟实训心得体会
数字钟实训心得体会
【篇一：数字时钟实训报告】
物理与机电工程学院课程设计报告课程名称：数字电子技术
课程题目：数字时钟的设计制作系部：物理与机电工程学院专业班级： 09电子信息工程1班学生姓名：丁孟飞
指导教师：范宜标、李建华完成时间： 2011年10月15号报告成绩：目录
一、数字时钟的设计与制作???????????????????2
1.1
1.2
1.3 设计目的 ????????????????????????2 设计要
求 ????????????????????????2 设
计方案及论证 ?????????????????????2
1.3.1 设计逻辑框图及原理方框图???????????????2
1.3.2 “秒脉冲信号发生器”的设计、原理图??????????2
1.3.3 计数、译码/驱动及显示部分的设计 ???????????4
1.3.4 秒计数、译码/驱动及显示部分的设计 ??????????5
1.3.5 分计数、译码/驱动及显示部分的设计???????????6
1.3.6 时计数、译码/驱动及显示部分的设计???????????6
1.3.7 分时校准电路的设计 ??????????????????6
1.4 焊接技术及安装工艺 ???????????????????8
1.5 调试步骤及故障排除 ???????????????????8
1.6 附图 ??????????????????????????9
1.6.1
1.6.2
1.6.3
1.6.4 一些芯片的引脚及功能 ???????????????9 原理
图 ??????????????????????10
pcb版图 ?????????????????????11 设计所需器材与工
具 ????????????????11
二、设计小结 ????????????????????????12
三、设计参考资料 ??????????????????????12
一、数字时钟的设计制作
1.1 设计目的
通过设计与实践，制作出具有准确显示时、分、秒的可调数字时钟。
1.2 设计要求
数字时钟的功能要求：准确计时，以数字形式显示时、分、秒的时间，要求有校准时间
电路。
1.3 设计方案及论证
1.3.1 设计逻辑图及原理方案框图由上图的总体结构图可知，该设
计大概可以分为：秒脉冲产生部分、计数部分、显示部
分、校准部分。
1.3.2 “秒脉冲信号发生器”的设计、原理图方案一: 分频秒脉冲发
生器电路
方案二；晶体震荡秒信号产生电路方案三: 555多谐振荡器震荡器
是数字钟的核心部分。振荡器的稳定性及频率的精确度决定了数字
时钟计时的准
确程度，一般来说555产生的秒脉冲不太稳定，但是由于本实验中
对秒脉冲稳定度要求不高，
方案三采用555定时器简单易实现，成本更低且满足实验要求。其
中要求电阻为100k，电容
为4.7uf、0.01uf,vcc为+5v电源，gnd接地。
1.3.3 计数、译码、驱动及显示部分的设计方案一：74ls160、
74ls247和共阳数码管sm4105组成的计数译码驱动显示电路篇二：数字钟实验报告数字钟实验报告班级：电气信息i类112班实验时间：
实验地点：
指导老师：目录
一、实验目的
--------------------------------------------------------------------------------
------------------------------3
二、实验任务及要求
--------------------------------------------------------------------------------
---------------------3
三、实验设计内容
--------------------------------------------------------------------------------
------------------------3
(一)、设计原理及思路
--------------------------------------------------------------------------------
-------------3
（二）、数字钟电路的设计
--------------------------------------------------------------------------------
--------4
(1)电路组成
--------------------------------------------------------------------------------
----------------------4
(2)方案分析
--------------------------------------------------------------------------------
----------------------10
(3)元器件清单
--------------------------------------------------------------------------------
-------------------11
四、电路制版与焊接
--------------------------------------------------------------------------------
----------------------11
五、电路调试
--------------------------------------------------------------------------------
-------------------------------12
六、实验总结及心得体会
--------------------------------------------------------------------------------
----------------13
七、组员分工安排
--------------------------------------------------------------------------------
-------------------------19
一、实验目的：
1．学习了解数码管，译码器，及一些中规模器件的逻辑功能和使用方法。
2．学习和掌握数字钟的设计方法及工作原理。熟悉集成电路的引脚安排，掌握各芯片的逻辑功能及使用方法了解面包板结构及其接线方法。
3．了解pcb板的制作流程及提高自己的动手能力。
4．学习使用protel软件进行电子电路的原理图设计、印制电路板设计。
5．初步学习手工焊接的方法以及电路的调试等。使学生在学完了《数字电路》课程的基本理论，基本知识后，能够综合运用所学理论知识、拓宽知识面，系统地进行电子电路的工程实践训练，学会
检查电路的故障与排除故障的一般方法锻炼动手能力，培养工程师
的基本技能，提高分析问题和解决问题的能力。
二、实验任务及要求
1．设计一个二十四小时制的数字钟，时、分、秒分别由二十四进制、六十进制、六十进制计数器来完成计时功能。
2．能够准确校时，可以分别对时、分进行单独校时，使其到达标准
时间。
3．能够准确计时，以数字形式显示时、分，发光二极管显示秒。
4.根据经济原则选择元器件及参数；
5..小组进行电路焊接、调试、测试电路性能，撰写整理设计说明书。
三、实验设计内容
1、设计原理及思路
3．1数字钟的构成
数字钟一般由振荡器、分频器、计数器、译码器、显示器、较时电路、报时电路等部分组成，这些都是数字电路中应用最广的基本电
路
3．2原理分析数字钟实际上是一个对标准频率（1hz）进行计数的
计数电路。振荡器产生的时钟信号经
过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把
累计结果以“时”、“分”、
“秒”的数字显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60
后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。由于计数的起始时间不可
能与标准时间（如北京时间）一致，故需要在电路上加一个校时电
路可以对分和时进行校时。图1 基本框图
从上图可知，数字钟由以上各部分电路组成。振荡器产生的1hz的
脉冲作为数字钟的标准秒脉冲。秒计数器计满60后向分计数器个位
进位，分计数器计满60后向小时计数器个位进位并且小时计数器按照二十四进制计数。计数
器的输出经译码器送显示器。校时电路可分别对时、分进行单独校时，以达到标准时间。由框图可知电路主要由振荡电路、计数电路、显示电路以及校时电路四大部分组成。下
面将对各部分电路进行设计:
2、数字钟电路的设计数字钟电路主要由振荡电路、计数电路、显示电路以及校时电路四大部分组成。下面将
对各部分电路进行设计。以下是本实验所设计的方案：
1、电路组成：
（1）振荡电路
振荡电路振荡电路由555定时器和电阻，电容串并联构成。图示电
路即可产生1hz的标
准秒脉冲，用于电路的计时的脉冲电路原理图如图11所示：图
11 555定时器的脉冲电路在采用此方案之前，是用555定时器产生
1khz的脉冲信号，然后再用三个160计数器依
次分频得到1hz的计数脉冲，虽然用555加接电容和电阻会因没有
十分合适的电阻阻值而不
是十分的精确，但我们在实验室里接成电路后发现没有很大的区别。这样子不仅少了些元器
件更加的经济，而且电路更简单，在后面画pcb图时会省去很大的
的麻烦，后来在实验的过
程中也确实证明了这一点。
（2）计数电路
计数电路分别有二十四进制和六十进制的计数器电路组成，对标准
脉冲进行计数，用
74ls160实现计数，时分电路图如图3、图4所示：篇三：数字时钟实习报告[1] 目录
一实验目的
-------------------------------------------------------------------------------1
二实验任务及要求
----------------------------------------------------------------------1
三实验设计
---------------------------------------------------------------------------- --1
1.设计原理及思路
---------------------------------------------------------------------1
2.单元电路设计
------------------------------------------------------------------------2
(1)振荡电路
-----------------------------------------------------------------------------2
(2)计数电路
----------------------------------------------------------------------------4
(3)译码及显示电路
----------------------------------------------------------------- ---7
(4)校时电路
----------------------------------------------------------------------------9
(5)电源适配器电路
----------------------------------------------------------------- --9
四电路原理图、pcb图
---------------------------------------------------------10
五元器件清单
-------------------------------------------------------------------12
六电路制板及焊接
---------------------------------------------------------------------13
七实物调试
----------------------------------------------------------------------14
八实验自我评估及体会
--------------------------------------------------------15
九小组成员分工安排
-----------------------------------------------------------15
一实验目的
1. 在了解数字钟的原理的前提下，运用刚刚学过的数电知识设计并制作数字钟，而且通过数字钟的制作进一步了解各种在制作中用到的中小规模集成电路的作用及其使用方法。
2. 由于数字电子钟包括组合逻辑电路和时序电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法，从而实现理论与实践相结合，并学会使用protel软件画原理图和制pcb版，增强实验设计能力和动手操作能力。
3. 通过本次试验是同学们对电子线路知识的整合和电子线路设计能力的训练，并为后继课程的学习和毕业设计打下一定的基础。
二实验任务及要求
1 实验任务
设计一种简易数字钟，该数字钟具有基本功能，包括准确计时，以数字形式显示时、分，
以二极管显示秒的时间和校时功能。2 实验要求
（1）时的计时要求为24进制，分和秒的计时要求为60进制。（2）准确计时，以数字形式显示时，分时间，用两个二极管显秒的时间。
（3）.校正时间。
三实验设计
1 设计原理及思路根据设计要求首先建立了一个简易数字钟电路系
统的组成框图，框图如图1所示。图1 数字钟系统框图电路的工作
原理：振荡器产生的标准秒脉冲信号作为数字钟的振源。秒计数器
计满60
后向分计数器个位进位，分计数器计满60后向小时计数器个位进位并且小时计数器按照“24
翻1”的规律计数。计数器的输出经译码器送显示器。计时出现误差时电路进行校时、校分、
校秒。
由框图可知电路主要由振荡电路、计数电路、显示电路以及校时电
路四大部分组成。下
面将对各部分电路进行设计:2 单元电路设计
(1) 振荡电路
数字电路中的时钟是由振荡器产生的，振荡器是数字钟的核心。振
荡器的稳定度及频率
的精度决定了数字钟计时的准确程度，一般来说，振荡器的频率越高，计时精度越高。方案一:石英晶振
因为想到要使产生的脉冲较稳定，我们首先想到了使用石英晶振电路，即采用37267hz
晶体震荡器，电路图如图2：图2 石英晶振
工作原理：由晶体振荡器产生37268hz的1khz的脉冲经集成块
cd4060分频后变为10hz
脉冲，再经74ls160计数器分频得到了所需要的1hz稳定脉冲。方
案二：555定时器
振荡电路由555构成的自激多谐振荡器直接产生1hz时钟脉冲频率。
【篇二：数字钟实训报告】
实验项目数字钟设计与制作
一、设计指标
1. 显示时、分、秒。
2. 可以24小时制或12小时制。
3. 具有校时功能，可以对小时和分单独校时，对分校时的时候，停
止分向小时进位。校时时钟源可以手动输入或借用电路中的时钟。
4. 具有正点报时功能，正点前10秒开始，蜂鸣器1秒响1秒停地
响5次。（选做）
5. 为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。
二、设计方案
数字钟实际上是一个对标准频率（1hz）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在
电路上加一个校时电路，同时标准的1hz时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。数字钟组成框图如
图所示。
1．晶体振荡器电路
晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方
波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟
还是数字显示的电子钟都使用了晶体振荡器电路。一般输出为方波
的数字式晶体振荡器电路通常有两类，一类是用ＴＴＬ门电路构成；另一类是通过ＣＭＯＳ非门构成的电路，本次设计采用了后一种。
如图（b）所示，由ＣＭＯＳ非门Ｕ１与晶体、电容和电阻构成晶体
振荡器电路，Ｕ２实现整形功能，将振荡器输出的近似于正弦波的
波形转换为较理想的方波。输出反馈电阻Ｒ１为非门提供偏置，使
电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容Ｃ１、Ｃ２与晶体构成一个谐振型网络，完成对振荡频率
的控制功能，同时提供了一个１８０度相移，从而和非门构成一个
正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定
性及准确性，从而保证了输出频率的稳定和准确。
cmos 晶体振荡器
2．时间记数电路
一般采用10进制计数器如74hc290、74hc390等来实现时间计数
单元的计数功能。本次设计中选择74hc390。由其内部逻辑框图可知，其为双2-5-10异步计数器，并每一计数
器均有一个异步清零端（高电平有效）。
秒个位计数单元为１０进制计数器，无
需进制转换，只需将ＱＡ与ＣＰＢ（下降沿有
效）相连即可。ＣＰＡ（下降沿有效）与１Ｈz秒输入信号相连，
Ｑd可作为向上的进位信号与十位计数单元的ＣＰＡ相连。
秒十位计数单元为６进制计数器，需要进制转换。将１０进制计数器转换为６进制计数器的电路连接方法如图２.４所示，其中Ｑc可作为向上的进位信号与分个位的计数单元的ＣＰＡ相连。
十进制-六进制转换电路
分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的Ｑd作为向上的进位信号应与分十位计数单元的ＣＰＡ相连，分十位计数单元的Ｑc作为向上的进位信号应与时个位计数单元的ＣＰＡ相连。
时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为24进制计数器，不是１０的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行24进制转换。利用１片７４ＨＣ３９０实现24进制计数功能的电路如图（d）所示。（d）二十四进制电路
另外，图（d）所示电路中，尚余－２进制计数单元，正好可作为分频器２Ｈz输出信号转化为１Ｈz信号之用。
3．译码驱动及显示单元电路
选择74ls47作为显示译码电路；选择ＬＥＤ数码管作为显示单元电路。由74ls47把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。这里的led数码管是采用共阳的方法连接的。
计数器实现了对时间的累计并以8421bcd码的形式输送到74ls47芯片，再由74ls47芯片把bcd码转变为十进制数码送到数码管中显示出来。
4．校时电路
数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。即为用coms与或非门实现的时或分校时电路，in1端与低位的进位信号相连；in2端与校正信号相连，校正信号可直接取自分频器产生的1hz或2hz（不可太高或太低）信号；输出端则与分或时个位计时输入端相连。当开关打向上时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态；当开关打向下时，情况正好与上述相反，这时校时电路处于校时状态。
实际使用时，因为电路开关存在抖动问题，所以一般会接一个rs触发器构成开关消抖动电路，所以整个较时电路就如图（f）。
（f）带有消抖电路的校正电路
三、电路设计
综合上述电路模块，可以设计出数字钟电路，如下图所示。
四、实验心得体会
【篇三：数字钟实习报告】
数字电路课程设计
装订线题目
学院电子信息工程学院专业学号姓名
教师
2014年 6 月
9 日
利用cpld设计可调时数字钟
：
摘要
本数字钟采用动态显示数字的方法，输入512hz的时钟信号，驱动显示位选信号产生，位选信号以85hz从0到6不断地扫描数码管。输入2hz信号通过2分频变成秒信号，秒信号驱动时钟计数模块计数，完成时钟计数的功能，在位选信号扫描到相应的数码管时，计数器将计数的结果显示在数码管上，由于视觉残留的关系，人眼会感觉到数字一直在显示，从而实现计时功能。
在手动调节时钟时，有三个按键，一个实现清零，一个作为分调整按键，最后一个作为时调整按键。调整时间键在对应时或者分数码管后通过按压按键产生脉冲使数码管实现加一的运算，从而改变时间，将1hz闪烁的小数点接在秒信号上即可。
关键词：cpld 计数器分频器三选择器七段译码器
装订线
目录
一总体设计方案 .................................... ..1
1.1设计要求 ........... . .................................1 1.2设计原
理 ...............................................1 1.2.1电源电路..............................................1 1.2.2振荡电路与分频电
路 ..................................1 1.2.3显示电路................... ..........................2 1.2.4jtag下载接口..........................................2 1.2.5cpld电路原理图. (3)
二各模块说明 (4)
2.1设计思路及步骤 .........................................4 2.2总体框
图 ...............................................4 2.3各模块说
明 ..................................... .......4 2.3.1 7段译码
器 ..........................................4 2.3.2 消抖模
块 ............................................5 2.3.3与门模
块 ............................................5 2.3.4数据选择器模
块 ......................................6 2.3.5 d触发器模
块 ........................................6 2.3.6非门模
块 ............................................7 2.3.7或门模
块 ............................................7 2.3.8十进制计数模
块 ......................................7 2.3.9位选模
块 ............................................8 2.3.10秒计数模
块 .........................................8 2.3.11六进制模
块 .........................................10 2.3.12分计数模
块 .........................................11 2.3.13分频器模
块 .........................................12 2.3.14顶层总模
块 (13)
2.4数字钟电路总图 (12)
三课程总结 (16)
3.1遇到的问题及其解决办法 .................................16 3.2 收获与体会 ............................................16 参考文
献 (16)
一总体设计方案
1.1设计要求
1、以数字形式显示时、分、秒的时间；
2、要求手动校时、校分；
3、时与分显示之间的小数点常亮；
4、分与秒显示之间的小数点以1hz频率闪烁；
5、各单元模块设计即可采用原理图方式也可以用verilog程序进行设计。
1.2设计原理 1.
2.1 电源电路
如图1.1示为实验所需的电源电路。
图1-1 电源电路图
1.2.2 振荡电路与分频电路
晶体振荡器给数字钟提供一个频率稳定准确的32768hz的方波信号,可保证数字钟的走时准确及稳定.
分频电路采用t触发器对其分频，每经过一个t触发器对其二分频，所以各点的分频倍数分别为：qd: 24 qe: 25 qf: 26 qg: 27 qh: 28 qi: 292 qj: 210 ql: 212 qm: 213 qn: 214；此处采用的是32768hz的晶振，故分频之后qf:512hz、qi:64hz、qn:2hz。
1 / 20