计算机组成原理原理图

课程设计任务书

学生姓名：专业班级：软件0602

指导教师：田小华工作单位：计算机学院

题目: 静态存储器(6116)电路设计与实现

初始条件：

1.完成<<计算机组成原理>>课程教学与实验

2.TDN-CM 计算机组成原理教学实验系统

要求完成的主要任务:（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求）

1.掌握存储器的设计目标和功能特点，熟悉SRAM6116的结构特点

2.利用SRAM6116和相关的基本电路设计8位地址的存储器电路

3.在TDN-CM+实验系统中，用SRAM6116和门电路实现8位地址的存储器电路

4.以表格记录在学号加班号为起点的16个地址单元中，分别写入相应的反码

5．绘制带开关输入功能的存储器电路连接图，撰写相应的设计报告

时间安排：

1.第17周周二(08年1223日):全体集中讲解课程设计方法与要求（鉴3-302）

2.第18~19周(元月1~7日):分班设计与调试, 撰写课程设计报告

指导教师签名： 2008 年元月 7日

系主任（或责任教师）签名：年月日

目录

1.课程设计目的 (3)

2.课程设计设备 (3)

3.课程设计要求 (3)

4.课程设计内容 (3)

4.1课程设计原理 (3)

4.2课程设计相关芯片简介 (5)

4.3 38K×16位SRAM的逻辑框图 (7)

5.课程设计总结心得体会 (8)

静态存储器(6116)电路设计与实现

1 课程设计目的

在计算机组成原理的课程中学到了很多与硬件相关的知识。其中课程设计是一个重要的教学实践环节，是教学计划的一个重要组成部分。在培养自己动手能力和培养创新精神等方面，有着极其重要的作用。

同时，还可以培养严谨的科研作风，利用选修课和计算机组成原理课程的理论知识和实验技能。在该课程所涉及的工程技术范围内，创造性地完成部件及系统的分析、设计、组装和调试，从而加深对计算机组成原理课程的内容的理解和掌握。

2课程设计设备

TDN-CM+计算机组成原理实验系统,排线若干；

PC微机一台（选配）。

3 课程设计要求

（1）掌握计算机中存储器的功能与结构特点

（2）熟悉静态存储器（6116）的结构特点和功能特性

（3）利用6116设计8K×16位SRAM的逻辑框图

（4）在TDN-CM+ 教学实验系统中，利用各种电路芯片实现存储器的功能

（5）绘制以上8K×16位SRAM的逻辑框图，撰写相应的设计报告

4 课程设计内容

4.1 课程设计原理

存储器是计算机系统中的记忆设备，用来存放程序和数据。构成存储器的存储介质，目前主要采用半导体器件和磁性材料。存储器中最小的存储单位就是一个双稳态半导体电路或一个CMOS晶体管或磁性材料的存储元，它可存储一个二进制代码。由若干个存储元组成一个存储单元，然后再由许多存储单元组成一个存储器。

课程设计中所用的存储器数据通路如图1所示。其中的静态存储器是由一片6116(2K*8)

组成，其数据线接至数据总线，地址线由地址锁存器(74LS273)给出。地址灯AD0——AD7与地址线相连，显示地址线内容。数据开关经一个三态门(74LS245)连至数据总线，分时给出地址和数据。

图1 存储器原理图

图2静态存储器电路

因地址寄存器为8位，所以接入6116的地址为A7——A0,而高三位A8——A10接地，所以其实际容量为256字节。6116有三个控制线：CE(片选线)、OE(读线)、WE（写线）。当片选有效（CE=0）时，OE＝0时进行读操作，WE＝0时进行写操作。课程设计时，将T3脉冲接致实验板上时序电路模块的TS3相应插孔中，其脉冲宽度可调，其他电平控制信号由“SWITCH UNIT”单元的二进制开关模拟，其中SW-B为低电平有效，LDAR为高电平有效。

4.2 课程设计相关芯片简介

由图1存储器原理图可知，课程设计中所用到的芯片主要有： 74LS245、74LS273、6116。

4.2.1 74LS245芯片简介

74LS245八双向总线收发器芯片作为输入输出三态门。74LS245芯片图如图3所示。74LS245芯片功能表如表1所示。

图3 74LS245芯片图

表1 74LS245功能表

使能方向控制

G DIR

操作

L L

L H

H X

B数据至A总线

A数据至B总线

隔开

4.2.2 74LS273芯片简介

74LS273八d触发器芯片作为锁存器。74LS273芯片图如图4所示。

图4 74LS273芯片图

功能图如下图5所示：

图5 74LS273功能表

4.2.3 6116芯片简介

4.2.3.1 6116电路结构如图6所示

图6 6116电路结构图4.2.3.2 6116的芯片图如图7所示

图7 6116芯片图

4.2.3.3 6116的功能图如图8所示

图8 6116功能图

4.3 8K×16位SRAM的逻辑框图

4.4 8K×16位静态存储器的实现

上面内容为对8K×16位SRAM的逻辑框图，下面来验证所设计静态存储器的功能。其步骤主要有写存储器和读存储器

将“STOP”开关置为“RUN”状态、“STEP” 开关置为“STEP”状态，每按动一次微动开关START，T3输出一个单脉冲。按图9连接实验线路，仔细检查无误后接通电源。

图9 实验接线图

写存储器流程如下：（以向19H号单元写入E6H为例）

读存储器操作流程如下：（以从00号单元读出11数据为例）

将十六个地址单元19H、1AH、1BH、1CH、…、27H、28H，分别写入E6H、E5H、E4H、E3H、…、D8H、D7H；观察读出的结果

数据输入数据输出

地址数据地址数据

1DH E2H 1DH E2H

1EH E1H 1EH E2H

1FH E0H 1FH E0H

20H DFH 20H DFH

21H DEH 21H DEH

22H DDH 22H DEH

23H DCH 23H DCH

24H DBH 24H DBH

25H DAH 25H DAH

26H D9H 26H D9H

27H D8H 27H D8H

28H D7H 28H D7H

29H D6H 29H D6H

2AH D5H 2AH D5H

2BH D4H 2BH D4H

2CH D3H 2CH D3H

5课程设计总结心得体会

通过课程设计以及前面的实验，我学到了很多，特别是将课本上的理论知识应用于实践使我收益很多。学期即将结束，我们都想快点回家，在这种情况下课程设计可能还有些不完美的地方，但是课程设计的最基本的要求还是已经做到了，达到了课程设计最初的要求：掌握存储器的设计目标和功能特点，熟悉SRAM6116的结构特点，利用SRAM6116和

相关的基本电路设计8位地址的存储器电路。在TDN-CM+实验系统中，用SRAM61169和门电路实现8位地址的存储器电路，以表格记录在学号加班号位起点的16个地址单元种，分别写入相应的反码，绘制带开关输入功能的存储器电路连接图并撰写相应的设计报告。

还有，通过课程设计以及实验，锻炼了自己的动手能力，实验要求严谨的态度，因为无论是排线的小问题，或者是电路连接方向还是操作的问题都会导前面的所有努力前功尽弃，不得不让自己仔细认真起来，同时也加强了同学之间的相互合作能力和排查故障的分析能力。

参考资料：

(1)白中英，《计算机组成原理》（第三版?网络版），科学出版社，1994

(2)金兰，金波，《计算机组织：原理、分析与设计》（中文版），清华大学出版社，2006

(3)白中英、杨春武等，《计算机组成原理题解、题库与实验》（第三版），科学出版社，2001

计算机组成原理第六章答案

第6章 计算机的运算方法 2. 已知X=0.a1a2a3a4a5a6（ai 为0或1），讨论下列几种情况时ai 各取何值。 （1）2 1 X > （2）8 1X ≥ （3） 16 1 X 41> ≥ 解： （1）若要2 1 X > ，只要a1=1，a2~a6不全为0即可。 （2）若要8 1 X ≥，只要a1~a3不全为0即可。 （3）若要 16 1X 41>≥，只要a1=0，a2可任取0或1； 当a2=0时，若a3=0，则必须a4=1，且a5、a6不全为0； 若a3=1，则a4~a6可任取0或1； 当a2=1时， a3~a6均取0。 3. 设x 为整数，[x]补=1，x1x2x3x4x5，若要求 x < -16，试问 x1~x5 应取何值？ 解：若要x < -16，需 x1=0，x2~x5 任意。（注：负数绝对值大的补码码值反而小。） 4. 设机器数字长为8位（含1位符号位在内），写出对应下列各真值的原码、补码和反码。 -13/64，29/128，100，-87 解：真值与不同机器码对应关系如下： 5. 已知[x]补，求[x]原和x 。 [x1]补=1.1100; [x2]补=1.1001; [x3]补=0.1110; [x4]补=1.0000; [x5]补=1,0101; [x6]补=1,1100; [x7]补=0,0111; [x8]补=1,0000; 解：[x]补与[x]原、x 的对应关系如下： 6. 设机器数字长为8位（含1位符号位在内），分整数和小数两种情况讨论真值x 为何值时，[x]补=[x]原成立。 解：当x 为小数时，若x ≥ 0，则 [x]补=[x]原成立； 若x < 0，当x= -1/2时，[x]补=[x]原=1.100 0000，则 [x]补=[x]原成立。 当x 为整数时，若x ≥0，则 [x]补=[x]原成立； 若x< 0，当x= -64时，[x]补=[x]原=1,100 0000，则 [x]补=[x]原成立。 7. 设x 为真值，x*为绝对值，说明[-x*]补=[-x]补能否成立。 解：当x 为真值，x*为绝对值时，[-x*]补=[-x]补不能成立。原因如下： （1）当x<0时，由于[-x*]补是一个负值，而[-x]补是一个正值，因此此时[-x*]补=[-x]补不成立； （2）当x ≥0时，由于-x*=-x ，因此此时 [-x*]补=[-x]补的结论成立。 8. 讨论若[x]补>[y]补，是否有x>y ？

计算机组成原理第四章作业答案

第四章作业答案 解释概念：主存、辅存，Cache, RAM, SRAM, DRAM, ROM, PROM ,EPROM ,EEPROM CDROM, Flash Memory. 解：1主存：主存又称为内存，直接与CPU交换信息。 2辅存：辅存可作为主存的后备存储器，不直接与CPU交换信息，容量比主存大，速度比主存慢。 3 Cache: Cache缓存是为了解决主存和CPU的速度匹配、提高访存速度的一种存储器。它设在主存和CPU之间，速度比主存快，容量比主存小，存放CPU最近期要用的信息。 4 RAM; RAM是随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。 5 SRAM: 是静态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。靠触发器原理存储信息，只要不掉电，信息就不会丢失。 6 DRAM 是动态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。靠电容存储电荷原理存储信息，即使电源不掉电，由于电容要放电，信息就会丢失，故需再生。 7 ROM: 是只读存储器，在程序执行过程中只能读出信息，不能写入信息。 8 PROM: 是可一次性编程的只读存储器。 9 EPROM 是可擦洗的只读存储器，可多次编程。 10 EEPROM: 即电可改写型只读存储器，可多次编程。 11 CDROM 即只读型光盘存储器。 12 Flash Memory 即可擦写、非易失性的存储器。 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？ 答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。 Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。 主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。 综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。 主存与Cache之间的信息调度功能全部由硬件自动完成。而主存—辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部份通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。

计算机组成原理_第四版课后习题答案(完整版)[]

第一章 1．比较数字计算机和模拟计算机的特点 解：模拟计算机的特点：数值由连续量来表示，运算过程是连续的；数字计算机的特点：数值由数字量（离散量）来表示，运算按位进行。两者主要区别见 P1 表 1.1 。 2．数字计算机如何分类？分类的依据是什么？ 解：分类：数字计算机分为专用计算机和通用计算机。通用计算机又分为巨型机、大型机、 中型机、小型机、微型机和单片机六类。分类依据：专用和通用是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。 通用机的分类依据主要是体积、简易性、功率损耗、性能指标、数据存储容量、 指令系统规模和机器价格等因素。 3．数字计算机有那些主要应用？（略） 4．冯 . 诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？ 解：冯 . 诺依曼型计算机的主要设计思想是：存储程序和程序控制。存储程序：将解题的程序（指令序列）存放到存储器中；程序控制：控制器顺序执行存储的程序，按指令功能控制全机协调地完成运算任务。 主要组成部分有：控制器、运算器、存储器、输入设备、输出设备。 5．什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？ 解：存储容量：指存储器可以容纳的二进制信息的数量，通常用单位KB MB GB来度量，存储 容 量越大，表示计算机所能存储的信息量越多，反映了计算机存储空间的大小。单元地址：单元地址简称地址，在存储器中每个存储单元都有唯一的地址编号，称为单元地 址。 数据字：若某计算机字是运算操作的对象即代表要处理的数据，则称数据字。指令字：若某计算机字代表一条指令或指令的一部分，则称指令字。 6．什么是指令？什么是程序？ 解：指令：计算机所执行的每一个基本的操作。程序：解算某一问题的一串指令序列称为该问题的计算程序，简称程序。 7．指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？ 解：一般来讲，在取指周期中从存储器读出的信息即指令信息；而在执行周期中从存储器中读出的信息即为数据信息。

计算机组成原理第八章课后部分答案

计算机组成原理第八章课后部分答案

8.1CPU 有哪些功能？画出其结构框图并简要说明每个部件的作用。 解：CPU的主要功能是执行存放在主存储器中的程序即机器指令.CPU是由 控制器和运算器. ALU：实现算逻运算 寄存器：存放操作数 CU ：发出各种操作命令序列的控制部件 中断系统：处理异常情况和特殊请求 8.2什么是指令周期？指令周期是否有一个固定值？为什么？解：指令周 期：指取出并执行完一条指令所需的时间。 由于计算机中各种指令执行所需的时间差异很大，因此为了提高 CPU 运行效率，即使在同步控制的机器中，不同指令的指令周期长 度都是不一致的，也就是说指令周期对于不同的指令来说不是一个 固定值。

8.3画出指令周期的流程图，分别说明图中每个子周期的作用。 解：

指令周期流程图 取指周期：取指令间址周期：取有效地址执行周期：取操作数（当指令为访存指令时）中断周期：保存程序断点 8.4设CPU内有这些部件：PC、IR、SP、AC、MAR、MDR、CU。 （1）画出完成简洁寻址的取数指令“ LDA@”X（将主存某地址单元的内容取至AC中）的数据流（从取指令开始）。 （2）画出中断周期的数据流。解：CPU中的数据通路结构方式有直接连线、单总线、双总线、三总线等形式，目前大多采用总线结构，直接连线方式仅适用于结构特别简单的机器中。 下面采用单总线形式连接各部件，框图如下：

MAR PC Bus CU IR SP AC 线 址 地 MDR 1) 图： MDR→AC 2)中断周期流程图如 下：

SP-1→SP 8.7 什么叫系统的并行性？粗粒度并行和细粒度并行有什么区别？解：并行 性：包含同时性和并发性。同时性指两个或两个以上的事件在同一时刻发生，并发性指两个或多个事件在同一时间段发生。即在同一时刻或同一时间段内完成两个或两个以上性质相同或性质不同的功能，只要在时间上存在 相互重叠，就存在并行性。 粗粒度并行是指多个处理机上分别运行多个进程，由多台处理机合作完成一个程序，一般算法实现。 细粒度并行是指在处理机的指令级和操作级的并行性。 8.8 什么是指令流水？画出指令二级流水和四级流水的示意图，它们中哪一个 更能提高处理器速度，为什么？解：指令流水：指将一条指令的执行过程分为n 个操作时间大致相等的阶段，每个阶段由一个独立的功能部件来完成，这样n 个部件可以同时执行n 条指令的不同阶段，从而大大提高 CPU的吞吐率。 指令二级流水和四级流水示意图如下： (3)CPU 在什么条件、什么时候、以什么方式来响应中断

计算机组成原理第五版 白中英(详细)第4章习题参考答案

第4章习题参考答案 1．ASCII码是7位，如果设计主存单元字长为32位，指令字长为12位，是否合理？为什么？ 答：不合理。指令最好半字长或单字长，设16位比较合适。一个字符的ASCII 是7位，如果设计主存单元字长为32位，则一个单元可以放四个字符，这也是可以的，只是在存取单个字符时，要多花些时间而已，不过，一条指令至少占一个单元，但只占一个单元的12位，而另20位就浪费了，这样看来就不合理，因为通常单字长指令很多，浪费也就很大了。 2．假设某计算机指令长度为32位，具有双操作数、单操作数、无操作数三类指令形式，指令系统共有70条指令，请设计满足要求的指令格式。 答：字长32位，指令系统共有70条指令，所以其操作码至少需要7位。 双操作数指令 单操作数指令 无操作数指令 3．指令格式结构如下所示，试分析指令格式及寻址方式特点。 答：该指令格式及寻址方式特点如下： (1) 单字长二地址指令。 (2) 操作码字段OP可以指定26=64种操作。 (3) 源和目标都是通用寄存器（可分指向16个寄存器）所以是RR型指令，即两个操作数均在寄存器中。 (4) 这种指令结构常用于RR之间的数据传送及算术逻辑运算类指令。 4．指令格式结构如下所示，试分析指令格式及寻址方式特点。 15 10 9 8 7 4 3 0 答：该指令格式及寻址方式特点如下： (1)双字长二地址指令，用于访问存储器。 (2)操作码字段OP可以指定26=64种操作。 (3)RS型指令，一个操作数在通用寄存器（选择16个之一），另一个操作数 在主存中。有效地址可通过变址寻址求得，即有效地址等于变址寄存器（选择16个之一）内容加上位移量。

计算机组成原理第3章习题参考答案

第3章习题参考答案 1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？ (2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解： (1) 该存储器能存储：字节 4M 8 32220=? (2) 需要 片88 2 322 8 51232 2 19 2020 =??= ??K (3) 用512K ?8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。所以只需一位最高位地址进行芯片选择。 2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片? (3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解： (1) 共需 条464 1664 2 26 =??M 内存条 (2) 每个内存条内共有32 8 46416=??M M 个芯片 (3) 主存共需多少 1288 464648 464 2 26 =??= ??M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根 地址线用于内存条内部单元的选择。 3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。 (2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解： (1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用 16 448 163264=?=??K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位 数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、

计算机组成原理第六章答案上课讲义

计算机组成原理第六 章答案

1. 写出下列各数的原码、反码、补码、移码（用8位二进制表示），其中MSB是最高位（符号位），LSB是最低位。如果是小数，则小数点在MSB之后；如果是整数，则小数点在LSB之后。 (1)-59/64 (2)27/128 (3)- 127/128 (4)用小数表示-1 (5)用整数表示-1 (6)- 127 (7)35 (8)-128 2. 设[x]补=x0.x1x2x3x4，其中x i取0或1，若要使x＞－0.5，则x0、x1、x2、x3、x4的取值应满足什么条件？ 3. 若32位定点小数的最高位为符号位，用补码表示，则所能表示的最大正数为，最小正数为，最大负数为，最小负数为；若32位定点整数的最高位为符号位，用原码表示，则所能表示的最大正数为，最小正数为，最大负数 为，最小负数为。 4. 若机器字长为32位，在浮点数据表示时阶符占1位，阶码值占7位，数符占1位，尾数值占23位，阶码用移码表示，尾数用原码表示，则该浮点数格式所能表示的最大正数为，最小正数为，最大负数 为，最小负数为。 5. 某机浮点数字长为18位，格式如图2.35所示，已知阶码（含阶符）用补码表示，尾数（含数符）用原码表示。 (1)将(-1027)10表示成规格化浮点数； (2)浮点数(0EF43)16是否是规格化浮点数？它所表示的真值是多少？ 图2.35 浮点数的表示格式 6. 有一个字长为32位的浮点数，格式如图2.36所示，已知数符占1位；阶码占8位，用移码表示；尾数值占23位，尾数用补码表示。

图2.36 浮点数的表示格式 请写出： (1)所能表示的最大正数； (2)所能表示的最小负数； (3)规格化数所能表示的数的范围。 7. 若浮点数x的IEEE754标准的32位存储格式为(8FEFC000)16，求其浮点数的十进制数值。 8. 将数(-7.28125)10转换成IEEE754标准的32位浮点数的二进制存储格式。 9. 已知x=-0.x1x2…x n，求证：[x]补=+0.00…01。 10. 已知[x]补=1.x1x2x3x4x5x6，求证：[x]原=+0.000001。 11. 已知x和y，用变形补码计算x+y，同时指出运算结果是否发生溢出。 (1)x=0.11011 y=-0.10101 (2)x=-10110 y=-00011 12. 已知x和y，用变形补码计算x-y，同时指出运算结果是否发生溢出。 (1)x=0.10111 y=0.11011 (2)x=11011 y=-10011 13. 已知[x]补=1.1011000，[y]补=1.0100110，用变形补码计算2[x]补 +1/2[y]补=？，同时指出结果是否发生溢出。 14. 已知x和y，用原码运算规则计算x+y，同时指出运算结果是否发生溢出。 (1)x=0.1011，y=-0.1110 (2)x=-1101，y=-1010

计算机组成原理第四章课后题参考答案教程文件

计算机组成原理第四章课后题参考答案

第四章课后题参考答案 3．指令格式结构如下所示，试分析指令格式及寻址方式特点。 解：指令格式及寻址方式特点如下： ① 单字长二地址指令； ② 操作码OP可指定=64条指令； ③ RR型指令，两个操作数均在寄存器中，源和目标都是通用寄存器（可分别指定16个寄存器之一）；

④ 这种指令格式常用于算术逻辑类指令。 4．指令格式结构如下所示，试分析指令格式及寻址方式特点。 解：指令格式及寻址方式特点如下： ① 双字长二地址指令； ② 操作码OP可指定=64条指令； ③ RS型指令，两个操作数一个在寄存器中（16个寄存器之一），另一个在存储器中（由变址寄存器和偏移量决定），变址寄存器可有16个。

6．一种单地址指令格式如下所示，其中I为间接特征，X为寻址模式，D为形式地址。I，X，D组成该指令的操作数有效地址E。设R为变址寄存器，R1 为基值寄存器，PC为程序计数器，请在下表中第一列位置填入适当的寻址方式名称。 解：① 直接寻址 ② 相对寻址 ③ 变址寻址 ④ 基址寻址 ⑤ 间接寻址 ⑥ 基址间址寻址 12. 根据操作数所在位置，指出其寻址方式（填空）： （1）操作数在寄存器中，为（A）寻址方式。 （2）操作数地址在寄存器，为（B）寻址方式。 （3）操作数在指令中，为（C）寻址方式。 （4）操作数地址（主存）在指令中，为（D）寻址方式 （5）操作数的地址，为某一寄存器内容与位移量之和可以是（E，F，G）寻址方式。 解：A：寄存器直接（或寄存器）； B：寄存器间接； C：立即；

D：直接； E：相对； F：基址；G：变址 补充一下，间接寻址可以表述为： 操作数地址（主存）在内存中 或者 操作数地址的地址（主存）在指令中

计算机组成原理第三章习题

第三章、内部存储器 1、存储器是计算机系统中的记忆设备，它主要是用来_____ A.存放数据 B.存放程序 C.存放数据和程序 D.存放微程序 2、存储单元是指______ A.存放一个二进制信息位的存储元 B.存放一个机器字的所有存储单元集合 C.存放一个字节的所有存储元集合 D.存放两个字节的所有存储元集合 3、计算机的存储器采用分级存储体系的主要目的是________ A.便于读写数据 B.减小机箱的体积 C.便于系统升级 D.解决存储容量、价格和存取速度之间的矛盾 5、和外存相比，内存的特点是____ A.容量大，速度快，成本低 B.容量大，速度慢，成本高 C.容量小，速度快，成本高 D.容量小，速度快，成本低 6、某单片机字长16位，它的存储容量64KB，若按字编址，那么它的寻址范围是______ A.64K B.32K C.64KB D.32KB 7、某SRAM芯片，其存储容量为64K×16位，该芯片的地址线和数据线数目为_______ A.64，16 B.16，64 C.64，8 D.16，16 8、某DRAM芯片，其存储器容量为512K×8位，该芯片的地址线和数据线数目为 ________ A.8，512 B.512，8 C.18，8 D.19，8 9、某机器字长32位，存储容量256MB，若按字编址，它的寻址范围是_______ A.1M B.512KB C.64M D.256KB 10、某机器字长32位，存储容量4GB，若按字编址，它的寻址范围是_______ A.1G B.4GB C.4G D.1GB 11、某机器字长64位，存储容量4GB，若按字编址，它的寻址范围是_______ A.4G B.2G C.0.5G D.1MB 12、某机器字长32位，存储容量4GB，若按双字编址，它的寻址范围是_______ A.4G B.5G C.8G D.2G 13、某SRAM芯片，其容量为512×8位，包括电源端和接地端，该芯片引出线的数目应为_____ A.23 B.25 C.50 D.19 14、某微型计算机系统，其操作系统保存在硬盘上，其内存储器应该采用__________ A.RAM B.ROM C.RAM 和ROM https://www.docsj.com/doc/1512426131.html,D 15、相联存储是按____进行寻址的存储器。 A.地址指定方式 B.堆栈存取方式 C.内容指定方式 D.地址指定方式与堆栈存取方式结合 16、交叉存储器实质上是一种____存储器，它能_____执行_____独立的读写操作。 A.模块式，并行，多个 B.模块式，串行，多个 C.整体式，并行，一个 D.整体式，串行，多个

计算机组成原理第六章答案54731培训资料

计算机组成原理第六章答案54731

第6章 计算机的运算方法 2. 已知X=0.a1a2a3a4a5a6（ai 为0或1），讨论下列几种情况时ai 各取何值。 （1）21X > （2）8 1X ≥ （3） 16 1X 41>≥ 解： （1）若要2 1 X > ，只要a1=1，a2~a6不全为0即可。 （2）若要8 1 X ≥，只要a1~a3不全为0即可。 （3）若要 16 1X 41>≥，只要a1=0，a2可任取0或1； 当a2=0时，若a3=0，则必须a4=1，且a5、a6不全为0； 若a3=1，则a4~a6可任取0或1； 当a2=1时， a3~a6均取0。 3. 设x 为整数，[x]补=1，x1x2x3x4x5，若要求 x < -16，试问 x1~x5 应取何值？ 解：若要x < -16，需 x1=0，x2~x5 任意。（注：负数绝对值大的补码码值反而小。） 4. 设机器数字长为8位（含1位符号位在内），写出对应下列各真值的原码、补码和反码。 -13/64，29/128，100，-87 解：真值与不同机器码对应关系如下： 5. 已知[x]补，求[x]原和x 。 [x1]补=1.1100; [x2]补=1.1001; [x3]补=0.1110; [x4]补=1.0000; [x5]补=1,0101; [x6]补=1,1100; [x7]补=0,0111; [x8]补=1,0000; 解：[x]补与[x]原、x 的对应关系如下： 6. 设机器数字长为8位（含1位符号位在内），分整数和小数两种情况讨论真值x 为何值时，[x]补=[x]原成立。 解：当x 为小数时，若x ≥ 0，则 [x]补=[x]原成立； 若x < 0，当x= -1/2时，[x]补=[x]原=1.100 0000，则 [x]补=[x]原成立。 当x 为整数时，若x ≥0，则 [x]补=[x]原成立； 若x< 0，当x= -64时，[x]补=[x]原=1,100 0000，则 [x]补=[x]原成立。 7. 设x 为真值，x*为绝对值，说明[-x*]补=[-x]补能否成立。 解：当x 为真值，x*为绝对值时，[-x*]补=[-x]补不能成立。原因如下： （1）当x<0时，由于[-x*]补是一个负值，而[-x]补是一个正值，因此此时[-x*]补=[-x]补不成立； （2）当x ≥0时，由于-x*=-x ，因此此时 [-x*]补=[-x]补的结论成立。 8. 讨论若[x]补>[y]补，是否有x>y ？ 解：若[x]补>[y]补，不一定有x>y 。 [x]补 > [y]补时 x > y 的结论只在 x > 0且y > 0，及 x<0且y<0时成立。

计算机组成原理作业~第三章

一、选择题 1、EPROM是指___D___。 A. 读写存储器 B. 只读存储器 C. 可编程的只读存储器 D. 光擦除可编程的只读存储器 2、计算机系统中的存贮器系统是指__D__。 A RAM存贮器 B ROM存贮器 C 主存贮器 D cache、主存贮器和外存贮器 3、存储单元是指__B__。 A 存放一个二进制信息位的存贮元 B 存放一个机器字的所有存贮元集合 C 存放一个字节的所有存贮元集合 D 存放两个字节的所有存贮元集合； 4、相联存贮器是按__C_进行寻址的存贮器。 A 地址方式 B 堆栈方式 C 内容指定方式 D 地址方式与堆栈方式 5、存储器是计算机系统的记忆设备，主要用于___D___。 A.存放程序 B.存放软件 C.存放微程序 D.存放程序和数据 6、外存储器与内存储器相比，外存储器___B___。 A.速度快，容量大，成本高 B.速度慢，容量大，成本低 C.速度快，容量小，成本高 D.速度慢，容量大，成本高 7、一个256K×8的存储器，其地址线和数据线总和为___C___。 A.16 B.18 C.26 D.20 8、某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为__D__。 A 64，16 B 16，64 C 64，8 D 16，16 。 9、交叉存贮器实质上是一种__A__存贮器，它能_____执行______独立的读写操作。 A 模块式，并行，多个 B 模块式串行，多个 C 整体式，并行，一个 D 整体式，串行，多个 10、存储器是计算机系统中的记忆设备,它主要用来__C___。 A. 存放数据 B. 存放程序 C. 存放数据和程序 D. 存放微程序 11、某计算机的字长16位,它的存储容量是64KB,若按字编址,那么它的寻址范围是 ___B___。 A. 64K B.32K C. 64KB D. 32KB 12、存储单元是指__A__。 A．存放一个机器字的所有存储元 B．存放一个二进制信息位的存储元 C．存放一个字节的所有存储元的集合 D．存放两个字节的所有存储元的集合13、机器字长32位，其存储容量为4MB，若按字编址，它的寻址范围是_A__。 A． 1M B． 1MB C． 4M D． 4MB

《计算机组成原理》第6章习题答案

第 6 章习题答案 1 ．控制器有哪几种控制方式?各有何特点? 解：控制器的控制方式可以分为3 种：同步控制方式、异步控制方式和联合控方式。同步控制方式的各项操作都由统一的时序信号控制，在每个机器周期中产生统一目的节拍电位和工作脉冲。这种控制方式设计简单，容易实现；但是对于许多简单指令说会有较多的空闲时间，造成较大数量的时间浪费，从而影响了指令的执行速度。 异步控制方式的各项操作不采用统一的时序信号控制，而根据指令或部件的具体况决定，需要多少时间，就占用多少时间。异步控制方式没有时间上的浪费，因而提高机器的效率，但是控制比较复杂。 联合控制方式是同步控制和异步控制相结合的方式。 2．什么是三级时序系统? 解：三级时序系统是指机器周期、节拍和工作脉冲。计算机中每个指令周期划分若干个机器周期，每个机器周期划分为若干个节拍，每个节拍中设置一个或几个工脉冲。3．控制器有哪些基本功能?它可分为哪几类?分类的依据是什么? 解：控制器的基本功能有： (1) 从主存中取出一条指令，并指出下一条指令在主存中的位置。 (2) 对指令进行译码或测试，产生相应的操作控制信号，以便启动规定的动作。 (3) 指挥并控制CPU主存和输入输出设备之间的数据流动。 控制器可分为组合逻辑型、存储逻辑型、组合逻辑与存储逻辑结合型 3 类，分类的依据在于控制器的核心一一微操作信号发生器(控制单元CU)的实现方法不同。 4 ．中央处理器有哪些功能?它由哪些基本部件所组成? 解：从程序运行的角度来看，CPU的基本功能就是对指令流和数据流在时间与空间上实施正确的控制。对于冯?诺依曼结构的计算机而言，数据流是根据指令流的操作而形成的，也就是说数据流是由指令流来驱动的。 中央处理器由运算器和控制器组成。 5 ．中央处理器中有哪几个主要寄存器?试说明它们的结构和功能。 解：CPU中的寄存器是用来暂时保存运算和控制过程中的中间结果、最终结果及控制、状态信息的，它可分为通用寄存器和专用寄存器两大类。 通用寄存器可用来存放原始数据和运算结果，有的还可以作为变址寄存器、计数器、地址指针等。专用寄存器是专门用来完成某一种特殊功能的寄存器，如程序计数器PC指令 寄存器IR、存储器地址寄存器MAR存储器数据寄存器MDR状态标志寄存器PSWF等。 15 、什么是微命令和微操作?什么是微指令?微程序和机器指令有何关系?微程序和程序之间有何关系? 解：微命令是控制计算机各部件完成某个基本微操作的命令。微操作是指计算机中最基本的、不可再分解的操作。微命令和微操作是一一对应的，微命令是微操作的控制信号，微操作是微命令的操作过程。 微指令是若干个微命令的集合。微程序是机器指令的实时解释器，每一条机器指令都对应一个微程序。 微程序和程序是两个不同的概念。微程序是由微指令组成的，用于描述机器指令，实际上是机器指令的实时解释器，微程序是由计算机的设计者事先编制好并存放在控制储器中的，一般不提供给用户；程序是由机器指令组成的，由程序员事先编制好并存放在主存储器中。 16．什么是垂直型微指令?什么是水平型微指令?它们各有什么特点? 解：垂直型微指令是指一次只能执行一个微命令的微指令；水平型微指令是指一次能定义并能

计算机组成原理第四章单元测试题

存储系统（一）单元测验 1、CPU可直接访问的存储器是 A、磁盘 B、主存 C、光盘 D、磁带 2、主存储器和CPU之间增加高速缓冲存储器（Cache）的目的是 A、提高存储系统访问速度 B、简化存储管理 C、扩大主存容量 D、支持虚拟存储技术 3、存储字长是指 A、存储器地址线的二进制位数 B、存放在一个存储单元中的二进制位数 C、存储单元总数 D、寄存器的数据位数 4、计算机字长32位，主存容量为128MB，按字编址，其寻址范围为 A、0 ~ 32M-1 B、0 ~ 128M-1 C、0 ~ 64M-1 D、0 ~ 16M-1 5、字位结构为256Kｘ4位SRAM存储芯片，其地址引脚与数据引脚之和为 A、18 B、22 C、24 D、30 6、某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目分别为 A、64，16 B、16，64 C、16，16 D、64,64 7、假定用若干块4K *4位的存储芯片组成一个8K*8位的存储器，则地址0B1F所在芯片的最小地址是 A、0000H B、0600H C、0700H D、0B00H

8、计算机系统中的存贮器系统是指 A、RAM和ROM存贮器 B、Cache C、磁盘存储器 D、Cache、主存贮器和外存贮器 9、用若干片2K′4位的存储芯片组成一个8K′8位的存储器，则地址0B1FH所在的芯片在全局的最大地址是 A、0CFFH B、0BFFH C、1BFFH D、0FFFH 10、动态存储器刷新以（）为单位进行 A、存储单元 B、行 C、列 D、字节 11、下列存储器类型中，速度最快的是 A、DRAM B、Flash Memory C、SRAM D、EPROM 12、某计算机字长32位，下列地址属性中属于按双字长边界对齐的是 A、存储器地址线低三位全部为0 B、存储器地址线低二位全部为0 C、存储器地址线最低为0 D、存储器地址线低三位取值随意 13、在32位的机器上存放0X12345678，假定该存储单元的最低字节地址为0X4000，则在小端存储模式下存在在0X4002单元的内容是 A、0X12 B、0X34 C、0X56 D、0X78 14、关于内存的下列说法中，错误的是 A、内存的存取速度不能低于CPU速度，否则会造成数据丢失 B、程序只有在数据和代码等被调入内存后才能运行 C、采用虚拟内存技术后程序可以在硬盘上直接运行 D、某计算机内存容量为8GB，按字节编址，那么它的地址总线为33位

《计算机组成原理》第3章习题答案

第3章习题解答 1．指令长度和机器字长有什么关系?半字长指令、单字长指令、双字长指令分别表示什么意思? 解：指令长度与机器字长没有固定的关系，指令长度可以等于机器字长，也可以大于或小于机器字长。通常，把指令长度等于机器字长的指令称为单字长指令；指令长度等于半个机器字长的指令称为半字长指令；指令长度等于两个机器字长的指令称为双字长指令。 2．零地址指令的操作数来自哪里?一地址指令中，另一个操作数的地址通常可采用什么寻址方式获得?各举一例说明。 解：双操作数的零地址指令的操作数来自堆栈的栈顶和次栈顶。双操作数的一地址指令的另一个操作数通常可采用隐含寻址方式获得，即将另一操作数预先存放在累加器中。例如，前述零地址和一地址的加法指令。 3．某机为定长指令字结构，指令长度16位；每个操作数的地址码长6位，指令分为无操作数、单操作数和双操作数三类。若双操作数指令已有K种，无操作数指令已有L种，问单操作数指令最多可能有多少种?上述三类指令各自允许的最大指令条数是多少? 解：X= (24一K)×26一[L/26] 双操作数指令的最大指令数：24一1。 单操作数指令的最大指令数：15×26一l(假设双操作数指令仅1条，为无操作数指令留出1个扩展窗口)。 无操作数指令的最大指令数：216一212一26。其中212为表示某条二地址指令占用的编码数，26为表示某条单地址指令占用的编码数。此时双操作数和单操作数指令各仅有1条。 4．设某机为定长指令字结构，指令长度12位，每个地址码占3位，试提出一种分配方案，使该指令系统包含：4条三地址指令，8条二地址指令，180条单地址指令。 解：4条三地址指令 000 XXX YYY ZZZ ． ． 011 XXX YYY ZZZ 8条二地址指令 100 000 XXX YYY ． ． 100 111 XXX YYY 180条单地址指令 101 000 000 XXX ． ． 111 110 011 XXX 5．指令格式同上题，能否构成： 三地址指令4条，单地址指令255条，零地址指令64条?为什么? 解：三地址指令4条 000 XXX YYY ZZZ

计算机组成原理课后答案第四章_庞海波

第四章思考题与习题 1．解释下列概念主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory 答： 主存：与CPU 直接交换信息，用来存放数据和程序的存储器。 辅存：主存的后援存储器，不与CPU 直接交换信息。 CACHE：为了解决CPU 和主存的速度匹配，设在主存与CPU之间，起缓冲作用，用于提高访存速度的一种存储器。 RAM：随机存储器：是随机存取的，在程序执行过程中既可读出也可写入，存取时间与存储单元所在位置无关。 SRAM：静态RAM，以触发器原理存储信息。 DRAM：动态RAM，以电容充放电原理存储信息。 ROM：只读存储器，在程序执行过程中只能读出，而不能对其写入。 PROM：一次性编程的只读存储器。 EPROM：可擦除的可编程只读存储器，用紫外线照射进行擦写。 EEPROM：用电可擦除的可编程只读存储器。 CDROM：只读型光盘 Flash Memory：快擦型存储器，是性能价格比好，可靠性高的可擦写非易失型存储器 2．计算机中哪些部件可用于存储信息，请按其速度、容量和价格/位排序说明。 答： 寄存器、缓存、主存、磁盘、磁带等。 速度按顺序越来越慢，容量越来越高和价格/位越来越低 3．存储器的层次结构主要体现在什么地方为什么要分这些层次，计算机如何管理这些层次答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。 Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，接近于Cache的速度，而容量和位价却接近于主存。 主存—辅存层次在存储系统中主要起扩容作用，其容量和位价接近于辅存，而速度接近于主存 4．说明存取周期和存取时间的区别。 答： 存取周期和存取时间的主要区别是：存取时间仅为完成一次存取操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。即： 存取周期= 存取时间+ 恢复时间 5．什么是存储器的带宽若存储器的数据总线宽度为32 位，存取周期为200ns，则存储器的带宽是多少 解：存储器的带宽指单位时间内从存储器进出信息的最大数量。 存储器带宽= 1/200ns×32位= 160M位/秒= 20MB/S = 5M字/秒 6．某机字长为32 位，其存储容量是64KB，按字编址它的寻址范围是多少若主存以字节编

计算机组成原理第四版课后题答案五,六章

第五章 1．请在括号内填入适当答案。在CPU中： (1) 保存当前正在执行的指令的寄存器是（指令寄存器IR）； (2) 保存当前正要执行的指令地址的寄存器是(程序计数器PC)； (3) 算术逻辑运算结果通常放在（通用寄存器）和（数据缓冲寄存器DR）。 2．参见下图（课本P166图5.15）的数据通路。画出存数指令"STA R1 ，(R2)"的指令周期 流程图，其含义是将寄存器R1的内容传送至（R2）为地址的主存单元中。标出各微操作信 号序列。 解："STA R1 ，(R2)"指令是一条存数指令，其指令周期流程图如下图所示：

3．参见课本P166图5.15的数据通路，画出取数指令"LDA（R3），RO"的指令周期流程图， 其含义是将(R3)为地址的主存单元的内容取至寄存器R0中，标出各微操作控制信号序列。 5．如果在一个CPU周期中要产生3个脉冲 T1 = 200ns ,T2 = 400ns ,T3 = 200ns,试画出 时序产生器逻辑图。 解：节拍脉冲T1 ，T2 ，T3 的宽度实际等于时钟脉冲的周期或是它的倍数，此时T1 = T3 =200ns ， T2 = 400 ns ，所以主脉冲源的频率应为 f = 1 / T1 =5MHZ 。为了消除节拍脉冲上的毛刺，环 型脉冲发生器可采用移位寄存器形式。下图画出了题目要求的逻辑电路图和时序信号关系。根据关 系，节拍脉冲T1 ，T2 ，T3 的逻辑表达式如下：

T1 = C1·， T2 = ， T3 = 6．假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指 令公用的。已知微指令长度为32位，请估算控制存储器容量。 解：微指令条数为：（4-1）×80+1=241条 取控存容量为：256×32位=1KB 7. 某ALU器件使用模式控制码M，S3，S2，S1，C来控制执行不同的算术运算和逻辑操作。 下表列出各条指令所要求的模式控制码，其中y为二进制变量，F为

计算机组成原理第六章答案

计算机组成原理第六章 答案 文档编制序号：[KKIDT-LLE0828-LLETD298-POI08]

1. 写出下列各数的原码、反码、补码、移码（用8位二进制表示），其中MSB是最高位（符号位），LSB是最低位。如果是小数，则小数点在MSB之后；如果是整数，则小数点在LSB之后。 (1)-59/64 (2)27/128 (3)-127/128 (4)用小数表示-1 (5)用整数表示-1 (6)-127 (7)35 (8)-128 2. 设[x]补=，其中x i取0或1，若要使x＞－，则x0、x1、x2、x3、x4的取值应满足什么条件 3. 若32位定点小数的最高位为符号位，用补码表示，则所能表示的最大正数为，最小正数为，最大负数为，最小负数为；若32位定点整数的最高位为符号位，用原码表示，则所能表示的最大正数为，最小正数为，最大负数为，最小负数为。 4. 若机器字长为32位，在浮点数据表示时阶符占1位，阶码值占7位，数符占1位，尾数值占23位，阶码用移码表示，尾数用原码表示，则该浮点数格式所能表示的最大正数为，最小正数为，最大负数为，最小负数为。 5. 某机浮点数字长为18位，格式如图所示，已知阶码（含阶符）用补码表示，尾数（含数符）用原码表示。 (1)将(-1027)10表示成规格化浮点数； (2)浮点数(0EF43)16是否是规格化浮点数它所表示的真值是多少 图浮点数的表示格式 6. 有一个字长为32位的浮点数，格式如图所示，已知数符占1位；阶码占8位，用移码表示；尾数值占23位，尾数用补码表示。 图浮点数的表示格式 请写出： (1)所能表示的最大正数； (2)所能表示的最小负数； (3)规格化数所能表示的数的范围。 7. 若浮点数x的IEEE754标准的32位存储格式为(8FEFC000)16，求其浮点数的十进制数值。 8. 将数10转换成IEEE754标准的32位浮点数的二进制存储格式。

《计算机组成原理》第三章课后题参考答案

第三章课后习题参考答案 1．有一个具有20位地址和32位字长的存储器，问： （1）该存储器能存储多少个字节的信息？ （2）如果存储器由512K×8位SRAM芯片组成，需要多少芯片？ （3）需要多少位地址作芯片选择？ 解：（1）∵ 220= 1M，∴ 该存储器能存储的信息为：1M×32/8=4MB （2）（1024K/512K）×（32/8）= 8（片） （3）需要1位地址作为芯片选择。 3．用16K×8位的DRAM芯片组成64K×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。 (2) 设DRAM芯片存储体结构为128行，每行为128×8个存储元。如单元刷新间隔不超过2ms，存储器读/写周期为0.5μS, CPU在1μS内至少要访问一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？ 解：（1）组成64K×32位存储器需存储芯片数为 N=（64K/16K）×（32位/8位）=16（片） 每4片组成16K×32位的存储区，有A 13-A 作为片内地址，用A 15 A 14 经2：4译码 器产生片选信号，逻辑框图如下所示：

（2）根据已知条件，CPU在1us内至少访存一次，而整个存储器的平均读/写周期为0.5us，如果采用集中刷新，有64us的死时间，肯定不行； 所以采用分散式刷新方式： 设16K×8位存储芯片的阵列结构为128行×128列，按行刷新，刷新周期T=2ms，则分散式刷新的间隔时间为： t=2ms/128=15.6(s) 取存储周期的整数倍15.5s(0.5的整数倍) 则两次刷新的最大时间间隔发生的示意图如下 可见，两次刷新的最大时间间隔为t MAX ＝15.5×2－0.5＝30.5 (μS) t MAX 对全部存储单元刷新一遍所需时间为t R ＝0.5×128=64 (μS) t R 4．有一个1024K×32位的存储器，由128K×8位DRAM芯片构成。问： (1)总共需要多少DRAM芯片？ (2)设计此存储体组成框图。 (3)设DRAM芯片存储体结构为512行，每行为256×8个存储元。采用分散式刷新方式，如单元刷新间隔不超过8ms，则刷新信号周期是多少？

第六章计算机组成原理课后答案(第二版)

第六章 12. 设浮点数格式为：阶码5位（含1位阶符），尾数11位（含1位数符）。写出51/128、-27/1024所对应的机器数。要求如下： （1）阶码和尾数均为原码。 （2）阶码和尾数均为补码。 （3）阶码为移码，尾数为补码。 解：据题意画出该浮点数的格式： 阶符1位阶码4位数符1位尾数10位 将十进制数转换为二进制：x1= 51/128= 0.0110011B= 2-1 * 0.110 011B x2= -27/1024= -0.0000011011B = 2-5*(-0.11011B）则以上各数的浮点规格化数为： （1）[x1]浮=1，0001；0.110 011 000 0 [x2]浮=1，0101；1.110 110 000 0 （2）[x1]浮=1，1111；0.110 011 000 0 [x2]浮=1，1011；1.001 010 000 0 （3）[x1]浮=0，1111；0.110 011 000 0 [x2]浮=0，1011；1.001 010 000 0 16．设机器数字长为16位，写出下列各种情况下它能表示的数的范围。设机器数采用一位符号位，答案均用十进制表示。 （1）无符号数； （2）原码表示的定点小数。 （3）补码表示的定点小数。 （4）补码表示的定点整数。 （5）原码表示的定点整数。 （6）浮点数的格式为：阶码6位（含1位阶符），尾数10位（含1位数符）。分别写出其正数和负数的表示范围。 （7）浮点数格式同（6），机器数采用补码规格化形式，分别写出其对应的正数和负数的真值范围。 解：（1）无符号整数：0 —— 216 - 1，即：0—— 65535； 无符号小数：0 —— 1 - 2-16，即：0 —— 0.99998； （2）原码定点小数：-1 + 2-15——1 - 2-15，即：-0.99997 —— 0.99997 （3）补码定点小数：- 1——1 - 2-15，即：-1——0.99997 （4）补码定点整数：-215——215 - 1 ，即：-32768——32767 （5）原码定点整数：-215 + 1——215 - 1，即：-32767——32767 （6）据题意画出该浮点数格式，当阶码和尾数均采用原码，非规格化数表示时： 最大负数= 1，11 111；1.000 000 001 ，即 -2-9?2-31 最小负数= 0，11 111；1.111 111 111，即 -（1-2-9）?231 则负数表示范围为：-（1-2-9）?231 —— -2-9?2-31 最大正数= 0，11 111；0.111 111 111，即（1-2-9）?231 最小正数= 1，11 111；0.000 000 001，即 2-9?2-31