用于下一代3DIC的晶圆熔融键合技术

用于下一代3DIC的晶圆熔融键合技术

在晶圆熔融键合技术上的最新进展已显示了它在提升键合对准精度上的能力在过去的30年中，尺寸缩小和摩尔定律已成为硅平面工艺领域推动成本降低的主要动力。在这期间，主要的技术进步都已在CMOS工艺中获得了应用。最近的一些技术进展已经变得极其复杂，包括有多重光刻图形化、新的应变增强材料和金属氧化物栅介质等。尽管在工程和材料科学上已经取得了这些重大的成就，经常被预测的所谓阻碍半导体产业发展的“红砖墙”还是很快会再一次出现，需要采取措施来加以应对。事实上，一些半导体供应商指出经济性上的“红砖墙”在采用22nm技术节点时就已经出现，继续缩小尺寸已经不能降低单位晶体管的成本。如今，越来越难以找到一种解决方案来满足在增加器件性能的同时又能降低成本的要求。

光刻尺寸的进一步缩小会相应增加IC制造的复杂性，并且必须要使用日益昂贵的光刻设备，同时也会引入更多的图形化工序。3DIC集成提供了一种能在满足下一代器件性能/成本需求的同时，又避免了采用进一步缩小光刻尺寸的解决路径。在另一方面，3DIC集成还使半导体业界可以继续使用具有较低复杂性的工艺，在保持一个较为宽松栅长的情况下来提升芯片的性能，而这些都不需要增加额外的成本。

尽管对于3DIC集成的初步展望还是有些模糊，但还是对它的一些集成途径来进行了分类，以在第三个维度上对未来的发展做出清晰的观察。目前3DIC集成所处的状态有点类似于穿越阿尔卑斯山脉，可以有不同的选项来越过山脉区域：明智地利用山谷；更加直接但也更危险地攀登和翻越；花大力气修建隧道来进行穿越。最终最为经济的工艺路线将会是组合了所有这三种途径的结合体。在3DIC 领域我们看到现在正在出现一种类似的工艺过程，一些3D器件是在工艺制造过程的中期(MEOL)来形成立体结构的，而另一些是在工艺制造过程的后期（BEOL）通过芯片叠层来实现的。在未来，一些3D堆叠工序也将会向工艺上游推进而在工艺制造过程的前期（FEOL）中来完成。制造商会依据目标器件的类型、市场的规模和工艺的复杂程度来选择究竟采用何种工艺路线。3DIC集成最具有成本优势的方法应该是上述这三种工艺路线的结合。这就是说，未来对于很多应用场合，在前道制造工艺（FEOL）中实现实现3DIC集成将具有更大的潜力来帮助降低成本、提升性能和提高能耗效率。

前道工艺（FEOL）目前仍然被看作为一个纯粹的平面工艺，它是在硅衬底材料上实现器件的功能/性能。然而，许多具有创新性的工艺和材料，例如SiGe和其他材料的外延层，已经引入到前道工艺（FEOL）中来提升器件的性能。因此，平面和3D堆叠的界限已经开始变得模糊，并且这也为异质器件集成（例如制作在存储器上的存储器，制作在逻辑器件上的存储器等等）的广泛应用和发展铺平了道路。

图1. 在前道工艺（FEOL）中实现不同3D集成结构的对比

图1列出了在前道工艺（FEOL）中实现不同3D集成结构的概览。第一种集成方案是逐层进行外

延生长，这在过去的20年中已经成为半导体行业的标准工艺。但是目前的外延生长温度过高，达到600~1000°C，这使得传统的外延工艺路线并不适用于现在的3D集成。这是因为已具有功能器件的衬底晶圆在如此高的极端温度下会发生金属的扩散以及掺杂分布的变宽，最终导致下层IC器件的损坏。第二种集成的方法是混合性键合，其中具有双镶嵌（大马士革）工艺所形成铜和氧化硅的混合界面既具有可以实现全区域键合的性能，也具有进行电学连接的功能。第三种3D集成路线是利用全区域的介质键合技术，来将一个已经加工完成的半导体薄层（厚度通常从几十到几百纳米）实现转移。与混合性键合不同，它是在底部晶圆衬底上以及在转移过来的第二晶体管层上预先形成金属互连层，而这两者间的电学互连则是通过后通孔（via-last）工艺来得以实现。

混合性键合和全区域介质键合这二者都可以通过经对准的晶圆与晶圆间的熔融键合工艺来实现。然而高的互连密度以及小的布线尺寸已经成为键合对准精度上的一个很大障碍，而高精度的对准对于熔融键合又是必需的。熔融键合是一个包含有两个步骤的工艺：1）室温下预键合步骤。2）高温退火步骤。它与界面上的化学键有着直接的关系，预键合是基于氢键的桥联，而高温退火则是为了能将其转换成共价键。

图2. 由模拟计算所得到的在熔融键合中金属TSV的表面交叠程度与晶圆对晶圆间对准精度的关系。对照ITRS关于TSV节距及其直径的技术发展路线图，在熔融键合中为了获得超过60%面积的TSV交

叠，其对准精度必须要优于200nm。

熔融键合所具有的另一个重要优点是对于键合材料有着更为广泛的选择余地。任何独特的或新颖的材料要投入半导体业界的应用都面临着门槛过高的问题。其一部分原因是因为新的材料必须要与各种各样的指标相匹配，还要经过繁复而冗长的可靠性失效分析过程来保证它们不会对整个芯片的制造产生负面效应。然而，对于熔融键合工艺而言，所有的集成结构仅依赖氧化硅、氮化硅或者氮氧化硅作为介质键合材料，以及铜或者其他互连金属材料，而所有这些材料在如今先进的IC生产线中都是标准性的应用材料。

在早先，要实现成功的熔融键合需要将固体键合材料转变成粘滞熔融体状态，这需要极度的高温（从800°C到1100°C，取决于材料的掺杂及其淀积方法）才能做到。然而，当前的主要的研究努力已经并且将持续地集中在键合前材料的界面物理及其形貌，以及它们对于键合结果的影响上。最近在低温等离子体激活键合方面的进展已经可以使其退火温度降低到只有约200°C，这将为发展未来新的材料键合技术提供了可能性。在事实上，熔融键合工艺已经被集成到某些具有特定应用目标器件的大规模生产上，包括在图像传感器和绝缘体上硅(SOI)晶圆等工程化衬底上。至于晶圆对晶圆的熔融键合，这项工艺已经可以用于采用低k介质和标准金属的CMOS工艺流程中。

晶圆间对准是熔融键合3DIC的关键

后通孔（via-last）键合工艺中的通孔尺寸最小化，或者熔融键合工艺中通孔和键合电极尺寸的最小化是降低3D器件成本的关键性措施。考虑到TSV在芯片中的角色“仅仅”是提供信号的电学连接，但它却消耗了可观的晶圆面积，对其实现进一步的缩小是一个合理并且必然的选择。增加集成度是增大可制造宝贵器件区域面积的手段。然而，对于缩小互连结构所带来的直接后果将是需要提高对晶圆与晶圆间对准精度的要求。

如图1给出的截面图所示，对于在已完成半导体器件层进行堆叠后所进行的后通孔（via-last）工艺来说，通孔的光刻蚀掩模需要与下埋层的金属层进行对准。在这里键合对准将十分关键，因为光刻胶层必须同时与顶层和底层器件层的接触区相匹配。为了能使晶圆面积的损失达到最小化以及尽可能缩小布线的禁区，如图2所示，键合对准精度必须要能符合严格的规范要求，并且能与金属、通孔和接触节点尺寸相适应。

如果所有的器件都始终工作在一个恒定电压水平上，整个半导体世界将会变得十分简单。然而，关于3DIC/硅通孔（TSV）集成的一个主要的担忧就是有可能引入高频响应及其寄生效应问题，键合对准技术再一次在其中扮演了重要角色。在互连中的任何一个通孔都会在其周围产生一个特定的电场，两个互连层之间完美的对准可以制造一个对称的电场分布。而对准不良则会引起电场的局域化增强，这反过来会导致一种电场不平衡。进一步缩小互连的尺度和减小通孔间的节距意味着电场强度的非均匀性会变得越发明显，而带有大量平行总线结构的存储器堆叠和高带宽接口对于这种问题将会更加敏感。

对准精度的最优化

从以上的讨论可以看出，结论正逐渐变得清晰，那就是熔融键合中晶圆与晶圆间的对准精度必须要与互连尺寸的缩小相协调。2011版的半导体国际技术发展路线图(ITRS)指出，对于高密度TSV的应用，其通孔直径应该在2015年达到0.81.5μm的范围，这就要求对应的晶圆间对准精度要达到

500nm，才能形成一个良好的电学接触。先前的研究已经证明，另一种晶圆与晶圆间的对准方法可以使氧化物-氧化物材料熔融键合后的对准精度达到优于250nm的水平。新近出现的SmartView?NT2键合对准设备的面与面之间的对准精度已经被证实能达到优于200nm，详见图3。

图3. SmartView NT2在连续工作条件下的对准数据（左图），从统计直方图及其对应的正态分布（右

图）可以看到它具有200nm的对准精度。

除了平面内测量和两个晶圆相对放置位置之外，还有一些其他因素影响着晶圆的总体对准精度。在熔融键合中，两个晶圆是在相互对准后才进行预键合。当两个器件晶圆接合为一体后，晶圆中存在

应力或者弯曲就会影响键合波（bond wave）的形成。键合波指的是在预键合的晶圆上形成氢桥联区的前沿。控制好持续的键合波形及其影响因素是达到上述严格对准要求的关键。从本质上讲，要优化熔融键合过程意味着人们必须要优化在键合过程中所产生的力。

比如说，在通孔经过腐蚀和填充之后，被加工的晶圆就会产生弯曲和翘曲。特别地TSV将会是晶圆表面局部应变的集中点。对通孔直径和深度的最小化有助于减小应变，这将会对键合波的形态和传播产生重大的影响。与此同时，这种键合波同样也会在整个键合界面产生局部应变。晶圆中应变的表现形式是晶圆的形变，这将会引起额外的对准漂移误差。对设备和工艺进行优化可以减小晶圆上的应变，并可显著降低晶圆上局部应力的分布。一般而言，在制造过程中晶圆的畸变值要远小于50nm。诚然，要进一步减小畸变值需要对很多因素进行整合，这些因素不仅包括了键合工艺及其设备，还包括先前的制造工序以及图形设计等因素。等离子体激活在很大程度上决定了初始键合所需的能量，它会影响到键合波传播和形成的动力学机制，从而影响到晶圆的畸变程度。

结论

总而言之，经对准的熔融晶圆键合技术正在得到迅速的发展，以支持在前道工艺（FEOL）中实现3DIC的堆叠。然而，晶圆键合的对准精度必须要得到提升，以达到现在以及未来所设计节点器件的量产要求。控制好晶圆的局部对准只是其中的一方面，其他重要的方面还包括对键合波的形成、调整及其控制问题。晶圆键合技术最近的发展已经证实200nm或更高的对准精度是可以达到的，这对于下一代3DIC的大生产来说将是必不可少的支撑条件。

划片机的总体规划及X、θ轴设计

目录 摘要 (1) 第一章绪论 (2) 1.1 课题的研究背景 (2) 1.2 划片机的发展过程 (2) 1.3 三种划片机的技术比较 (3) 1.4 国内外划片机的发展现状 (4) 1.5 划片机的发展趋势 (5) 1.6 砂轮划片机的基本功能与系统构成 (5) 1.7 本课题的主要研究内容 (6) 第二章IC封装的介绍及划片机的工作原理 (7) 2.1 IC封装的介绍 (7) 2.2 划片机的工作原理 (8) 第三章划片机原理方案和结构方案设计 (11) 3.1 划片机设计方案的论证 (11) 3.2 划片机的原理方案及结构方案设计 (11) 第四章划片机结构参数的初步设计及相关计算 (14) 4.1 原动机参数的初步的设计 (14) 4.2 X轴参数的初步设计 (14) 4.3 θ轴参数的初步设计 (14) 4.4 支承和导轨的确定 (14) 4.5 砂轮主轴的确定 (15) 第五章划片机X、θ轴机械结构具体设计 (16) 5.1 X轴机械结构的设计及计算 (16) 5.2 θ轴机械结构的设计及计算............................................................... 错误！未定义书签。总结 . (18) 参考文献 (19)

划片机的总体规划及X、θ轴设计 学生： 指导教师： 学院 摘要：IC封装是半导体三大产业之一，划片机是IC后封装线上的第一道关键设备,其作用是把制作好的晶片切割成单元器件,为下一步单元晶片粘接做好准备。划片机切割晶片的规格一般为3-6晶片,单元晶片的外型一般为矩形或多边形。目前,我国的半导体封装设备所用的划片机，还主要从美国、日本、新加坡引进。为了促进划片机的国产化,本课题组开展了IC封装设备划片机的研制工作。因此把“划片机的总体规划及X、θ轴设计”作为本次本科毕业论文的课题，既有较大的学术价值，又有广阔的应用前景。 关键词：晶片；划片机；半导体；切割。 Abstract: IC encapsulation is one of the three largest industries in semiconductor, and its first key equipment is wafer incision . Wafer incision is used to cut the chips into unit devices,preparing for the next step of bonding of unit chips.The specifications of cutting chip is usually 3 to 6 chips,and the shape of unit chips are rectangular or polygonal.Since to now ,wafer incision is used for IC encapsulation in our country is mainly introduced from America,Japan and Singapore.In order to promote the localization of wafer incision,This research group has carried out the development of IC encapsulation equipment.So we put The overall planning of wafer incision and its design of X,θaxis as the subject research of undergraduate thesis,it has great academic value and broad application prospects. Keyword:chip; wafer incision; semiconductor; cut.

新一代晶圆划片技术

新一代晶圆划片技木 l 传统划片技术所面临的难题 随着向轻薄短小的发展趋势，IC的封装也起了很大的变化．如记忆体IC，已由早期的单一chip变成多层chip堆栈的封装，一颗IC里叠了7、8层芯粒(chip)，韩国三星半导体今年稍早更公开展示了其超薄晶圆的封装技术已达16层的堆栈，而封装后的尺寸还要比原来同容量的IC更小。因此芯片的厚度也由650μm 一路减薄至120、100、75、50、25、20 μm。当厚度降到100 μm以卜，传统的划片技术已经山现问题，产能节节下降，破片率大幅攀升。芯片在此阶断价值不斐，几个百分点的破片率可能吃掉工厂辛苦创造的利润。 另外，晶圆的制造技术中，为了提升效能，采用了low-k材料，在其结构中有多层的金属和一些易碎的材料。当传统钻石刀片遇到这些延展性高的金属层，钻石颗粒极易被金属削包住而失去部份切削能力，在此情况下进刀，极易造成破片或断刀。 其实，除了先进的IC之外，在传统二极管(Diode)的晶圆划片，钻石刀同样有许多无法满足业界需求的地方：比如Gpp晶圆的划片，机械方式的磨削造成玻璃批覆层严重破损而导致绝缘不良和严重漏电，为了克服这一问题，业界只好自求多福发展出各种复杂的工艺去弥补这项缺陷。将玻璃层只长在切割道(Cutting Street)两旁。对方形晶粒而言，这个方式已被业界延用多年。但对六角型晶粒(Hexagonal Dice)而言，还存在问题，即六角型每边的三角型被浪费。在每一分一毫都需计较的二极体行业，30％～40％主原料(芯片)的损失是极可怕的。通过新的技术，这些长期以来的失血，是完全可以被止住。 在以蓝宝石为基板的高亮度LED晶圆的划片．亦存在严重的划片问题。传统的蓝宝石晶圆的划片_丰要有2种方式：用钻石笔或钻石刀片。在蓝宝石晶圆上先划很浅的线，再裂片。由于蓝宝石材质本身相当硬，无论选哪种方式，工具的损耗都非常严重；裂片后，整体良品率也不高。这些长期困扰LED、业界的问题，现在随着紫外激光划片系统的运用，已大为改善。 在微机电(MEMS)方面，有越来越多的芯片需要打孔、异形孔开孔和局部减薄等加工。玻璃与硅片键合在一起的复合芯片的切割、披覆有钻石层的芯片，以及复杂微结构之芯片切割等，都不是钻石刀片所能胜任的。而这些产品的市场需求却不断成长，迫使业界寻找新一代的划片解决方案。 2 激光划片顺势崛起 激光划片其实在多年前已被使用，光源多为1 064 nm的Nd：YAG，在某些低阶应用方面的品质尚可接受，但在集成电路的加工处理中，鉴于其过大热影响区、污染严重、热变形严重等缺陷，始终无法被认可。近年来，紫外激光技术渐趋成熟，其切割质量比l 064 nm的激光源改进很多，特别是在蓝宝石晶圆的划片应用中，其优势极为明显，已渐成为业界主流解决方案。在各类激光解决方案中，最为特殊且鲜为人知的则是世界专利之瑞士微水刀激光技术。该技术在许多方面的表现确有其独到之处，尤其在消除热影响区方面表现优异。微水刀激光划片技术已获得全球半导体封装大厂的认同和采用，特别是针对超薄晶圆、LOW-k 晶圆、钻石披覆晶圆、二极管玻璃钝化晶圆、微机电芯片、复合晶圆以及异形晶粒的划片切割，都有不俗

半导体封装划片工艺及优化

在一个晶圆上，通常有几百个至数千个芯片连在一起。它们之间留有80um至150um的间隙，此间隙被称之为划片街区（Saw Street）。将每一个具有独立电气性能的芯片分离出来的过程叫做划片或切割（Dicing Saw）。目前，机械式金刚石切割是划片工艺的主流技术。在这种切割方式下，金刚石刀片（Diamond Blade）以每分钟3万转到4万转的高转速切割晶圆的街区部分，同时，承载着晶圆的工作台以一定的速度沿刀片与晶圆接触点的切线方向呈直线运动，切割晶圆产生的硅屑被去离子水（DI water）冲走。依能够切割晶圆的尺寸，目前半导体界主流的划片机分８英寸和12英寸划片机两种。 晶圆划片工艺的重要质量缺陷的描述 崩角(Chipping) 因为硅材料的脆性，机械切割方式会对晶圆的正面和背面产生机械应力，结果在芯片的边缘产生正面崩角（FSC- Front Side Chipping）及背面崩角（BSC ? Back Side Chipping）。 正面崩角和背面崩角会降低芯片的机械强度，初始的芯片边缘裂隙在后续的封装工艺中或在产品的使用中会进一步扩散，从而可能引起芯片断裂，导 致电性失效。另外，如果崩角进入了用于保护芯片内部电路、防止划片损伤的密封环（Seal Ring）内部时，芯片的电气性能和可靠性都会受到影响。 封装工艺设计规则限定崩角不能进入芯片边缘的密封圈。如果将崩角大小作为评核晶圆切割质量／能力的一个指标，则可用公式来计算晶圆切割能力指数（Cpk）（图1）。

D1、D2代表划片街区中保留完整的部分，FSC是指正面崩角的大小。依照封装工艺设计规则，D1、D2的最小值可以为0，允许崩角存在的区域宽度D为（街区宽度-刀痕宽度)/2，为D1、D2的平均值，为D1、D2的方差。依统计学原理，对于一个合格的划片工艺而言，其切割能力指数应大于1.5。 分层与剥离（Delamination & Peeling） 由于低k ILD层独特的材料特性，低k晶圆切割的失效模式除了崩角缺陷外，芯片边缘的金属层与ILD层的分层和剥离是另一个主要缺陷(图2)。 对于低k晶圆切割质量评估，除了正面崩角和背面崩角以外，根据实验数据和可靠性结果，规定了下述切割质量指标： （１）铜密封环不允许出现断裂，分层或其他任何（在200倍显微镜下）可见的损伤。 （２）在划片街区上出现金属与ILD层的分层是允许的，只要这种分层能止步于铜密封环外。

光刻和晶圆级键合技术在3D互连中的研究

光刻和晶圆级键合技术在3D互连中的研究 作者：Margarete Zoberbier、Erwin Hell、Kathy Cook、Marc Hennemayer、Dr.-Ing. Barbara Neuber t，SUSS MicroTec 日益增长的消费类电子产品市场正在推动当今半导体技术的不断创新发展。各种应用对增加集成度、降低功耗和减小外形因数的要求不断提高，促使众多结合了不同技术的新结构应运而生，从而又催生出诸多不同的封装方法，因此可在最小的空间内封装最多的功能。正因如此，三维集成被认为是下一代的封装方案。 本文将探讨与三维互连技术相关的一些光刻挑战。还将讨论三维封装使用的晶圆键合技术、所面临的各种挑战、有效的解决方案及未来发展趋势。 多种多样的三维封装技术 为了适应更小引脚、更短互连和更高性能的要求，目前已开发出系统封装（SiP）、系统芯片（SoC）和封装系统（SoP）等许多不同的三维封装方案。SiP即“单封装系统”，它是在一个IC封装中装有多个引线键合或倒装芯片的多功能系统或子系统。无源元件、SAW/BA W滤波器、预封装IC、接头和微机械部件等其他元件都安装在母板上。这一技术造就了一种外形因数相对较小的堆叠式芯片封装方案。 SoC可以将所有不同的功能块，如处理器、嵌入式存储器、逻辑心和模拟电路等以单片集成的方式装在一起。在一块半导体芯片上集成系统设计需要这些功能块来实现。通常，So C设计与之所取代的多芯片系统相比，它的功耗更小，成本更低，可靠性更高。而且由于系统中需要的封装更少，因而组装成本也会有所降低。 SoP采用穿透通孔和高密度布线以实现更高的小型化。它是一种将整个系统安装在一个芯片尺寸封装上的新兴的微电子技术。过去，“系统”往往是一些容纳了数百个元件的笨重的盒子，而SoP可以将系统的计算、通信和消费电子功能全部在一块芯片上完成，从而节约了互连时间，减少了热量的产生。 最近穿透硅通孔（TSV）得到迅速发展，已成为三维集成和晶圆级封装（WLP）的关键技术之一。三维TSV已显现出有朝一日取代引线键合技术的潜力，因此它可以使封装尺寸进

IC_晶圆划片机软件系统的开发

东北大学信息科学与工程学院／　关守平、鲍芳Ｅ－ｍａｉｌ：Ｉｎｔｅｒｎｅｔ１６＠１６３．ｃｏｍ 针对半导体行业的ＩＣ／晶圆划片机，基于ＰＣ机开发了软件系统，实现了对划片机的精确实时控制和数据管理。采用Ｃ＋＋　Ｂｕｉｌｄｅｒ６．０作为软件开发环境，应用ＡｃｔｉｖｅＸ组件和多线程等技术，并提出一种在缩放坐标系中精确绘制图形的算法／误差搜集算法，使开发的划片机软件系统满足了工业生产的需要。 ＩＣ／晶圆划片机软件系统的开发 ＩＣ（Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）／晶圆划片设备是集成电路半导体加工后封装工艺中的重要组成部分［１］［２］，它广泛用于厚膜电路、铌酸锂、石英等脆硬材料的开槽划片加工，也适用于划片和切割各种晶体、陶瓷、玻璃、矿石和金属等。自２０世纪７０年代初划片机问世以来，诸多国家都积极投身于这一领域的研究。我国起步时间较晚，直到１９８２年才研制成功第一台国产划片机，在此之前，我国的划片机完全依赖进口。现如今，虽然我国划片设备的硬件水平已有了很大程度的提高，但对划片机的软件控制和管理水平，与国外相比还很落后。因此，开发先进实用的划片机的控制与管理一体化的软件系统，进一步提高划片机的控制精度和管理水平，显得必要而又非常迫切。 基于ＰＣ机控制的划片系统结构 按照物理结构可以分为三部分：上位机、下位机和执行机械，各部分间关系见图１。 上位机主要由建立在Ｗｉｎｄｏｗｓ（９８、２０００、ＸＰ）操作系统上的控制软件构成，用户通过人机交互界面下达加工指令，与下位机即控制器 通过串行通信来交换数据。上位机发出的指令到达控制器后，经过控制器中的单片机进行计算后，驱动步进电机的进行精确划片或切割。 上位机控制软件的设计 总体结构设计 考虑到与硬件联系紧密、可靠性要求高、需具有可移植性等特点，采用Ｂｏｒｌａｎｄ公司的快速开发工具Ｃ＋＋Ｂｕｉｌｄｅｒ６．０作为开发平台。软件主要由算法与图形显示模块、多线程处理模块和串口通信模块组成。 算法与图形显示模块能够根据用户的给定进行计算，并应用误差搜集算法进行图形的精确显示。它可使用户看到完整的刀具运动轨迹和切割的过程，如刀尖的即时位置、被切割下的晶片脱落情况等， 解决了以往大部分控制软件的图形显示过快、已切割掉的部分与待切割部分连接在一起、图形不能显示真实加工情况的问题。 多线程能够完成多事件的处理，该处理模块主要完成在切割运行时，软件仍能响应用户合理操作的任务，但这种操作必须是符合逻 图１：基于ＰＣ机控制的划片系统结构图

红外检测晶圆键合质量系统说明书

红外检测晶圆键合质量系统说明书 ? 概述 该系统是用于晶圆键合过程后的质量检测系统。能够提供给使用者快速、精确的无损界面检测图像。该系统具有很强的通用性，不仅适用于硅-硅、玻璃-硅或者玻璃-玻璃晶圆键合，还适用于GaAs 、InP 等半导体晶圆。该系统克服了X 射线投射法和扫面声学显微探测法费时费力、系统复杂和成本昂贵的特点。最大能检测的晶圆直径为200mm ，满足绝大多数科研和生产所需。该系统具有高效、实时、无损、低成本、结果清晰的特点，是实时检测空洞和键合过程的理想手段。 ? 特点 1．红外光源以提供高的检测质量 2．键合晶圆对的自动成像 3．高灵敏度CCD 以提供高分辨率、高对比度图像 4．微米级的检测精度 5．可检测的最大晶圆直径为200mm 6．搭载不同波长的滤波片可以检测绝大多数的晶圆材料 7．基于计算机的图像获取软件 8．支持Windows/Linux 系统，集成多种二次开发工具 ? 工作原理 图1 检测系统结构图 对于理想晶体来说，光是否透射晶体取决于光子的能量和晶体材料的禁带宽度： g E hc />λ 对于硅的禁带宽度为1.12eV ，故其透射光最小波长为1.1μm 。如果两片晶圆的键合界面存在未键合区域，则入射光在上下表面两次反射后形成相干光，经红外摄像机处理后，会在显示器上出现明暗交替的干涉条纹。如果未键合区域面积较大且间隙高度不大，则会出现很多较大的干涉条纹；当键合界面处间隙较大时，入射光无法形成干涉现象，在图片上的对应

位置将只能出现颜色较暗的图案。因此，根据键合片的红外透射图像，就可以检测到键合圆片的缺陷状态及分布。根据干涉的圈数还可以定量的计算出空洞的大小。 产生暗条纹，应满足： λλ21212+= m nd ),2,1,0( =m 其中n 为空洞中介质的折射率，d 为空洞高度，m 为干涉环数，λ为所用红外光的波长。若已知n 、m 、λ，则可得： n n m d 44λλ+ = ),2,1,0( =m 图2 未键合区域光线反射图 图3 红外透射干涉图 检测系统主要有四个部分：光源部分、工作台部分、红外相机部分和计算机部分。测试系统的结构如图1所示，主要部分包括：底座、盒体、白炽灯、匀光片、待检测圆片、滤光片、放大镜头和红外摄像机。不同尺寸的晶圆成像距离不同，镜头和晶圆间距离的调节可以通过改变横梁的高度和改变摄像机的焦距来实现。 盒体设计如图4所示。采用4光源，以获得较为均匀一致的光强分布，避免不均匀光强对观测结果的影响。为了获得较高对比度的图像和适应不同尺寸晶圆的成像，通常需要调节功率调节器以使照明系统提供的光强可控制。低光强的图像对比度较高，而高光强的图像分辨率更高。 图4 盒体结构图 图5 检测系统实物图 红外相机镜头滤光片横梁待检测圆片匀光片盒 体白 炽灯底 座红外相机镜头滤光片横梁待检测圆片匀光片盒体 白炽灯底座 红外相机 镜头 滤光片横梁待检测圆片匀光片盒体白炽灯底座红外相机镜头 滤光片横梁待检测圆片 匀光片盒体白炽灯底座电源供应 功率调节器 盒体

晶圆级封装产业

晶圆级封装产业(WLP) 晶圆级封装产业(WLP),晶圆级封装产业(WLP)是什么意思 一、晶圆级封装(Wafer Level Packaging)简介晶圆级封装(WLP，Wafer Level Package) 的一般定义为直接在晶圆上进行大多数或是全部的封装测试程序，之后再进行切割(singulation)制成单颗组件。而重新分配(redistribution)与凸块(bumping)技术为其I/O绕线的一般选择。WLP 一、晶圆级封装(Wafer Level Packaging)简介 晶圆级封装(WLP，Wafer Level Package) 的一般定义为直接在晶圆上进行大多数或是全部的封装测试程序，之后再进行切割(singulation)制成单颗组件。而重新分配(redistribution)与凸块(bumping)技术为其I/O绕线的一般选择。WLP封装具有较小封装尺寸(CSP)与较佳电性表现的优势，目前多用于低脚数消费性IC的封装应用(轻薄短小)。 晶圆级封装(WLP)简介 常见的WLP封装绕线方式如下：1. Redistribution (Thin film), 2. Encapsulated Glass substrate, 3. Gold stud/Copper post, 4. Flex Tape等。此外，传统的WLP封装多采用Fan-in 型态，但是伴随IC信号输出pin 数目增加，对ball pitch的要求趋于严格，加上部分组件对于封装后尺寸以及信号输出脚位位置的调整需求，因此变化衍生出Fan-out 与Fan-in + Fan-out 等各式新型WLP封装型态，其制程概念甚至跳脱传统WLP 封装，目前德商英飞凌与台商育霈均已经发展相关技术。 二、WLP的主要应用领域 整体而言，WLP的主要应用范围为Analog IC(累比IC)、PA/RF(手机放大器与前端模块)与CIS(CMOS Ima ge Sensor)等各式半导体产品，其需求主要来自于可携式产品(iPod, iPhone)对轻薄短小的特性需求，而部分NOR Flash/SRAM也采用WLP封装。此外，基于电气性能考虑，DDR III考虑采用WLP或FC封装，惟目前JEDEC仍未制定最终规格(注：至目前为止，Hynix, Samsung与Elpida已发表DDR III产品仍采F BGA封装)，至于SiP应用则属于长期发展目标。此外，采用塑料封装型态(如PBGA)因其molding compo und 会对MEMS组件的可动部份与光学传感器(optical sensors)造成损害，因此MEMS组件也多采用WLP

面向芯片封装的划片机机械结构设计概述

本科毕业设计(论文) 题目：面向芯片封装的划片机机械结构设计 院（系）：机电工程学院 专业：机械设计制造及自动化 班级： 学生： 学号： 指导教师： 201年0月

本科毕业设计(论文) 题目：面向芯片封装的划片机机械结构设计 院（系）：机电工程学院 专业：机械设计制造及自动化 班级：班 学生： 学号： 指导教师： 201年0月

面向芯片封装划片机机械结构设计 摘要 芯片封装是三大半导体行业之一。包装工艺包括：划线，粘膜，超声波焊接，包装，测试，包装。划片机就是芯片封装生产线上一个器件，不过这可是第一个关键器件，它的功能是将生产的晶圆加以切割，做成单元器件，并为下一个单元晶片的接合做准备。然而，因为和国外技术的差距比较大，所以中国划片机基本上都是从外国购买的。为了让中国拥有自己研发制作的划片机，详细设计了划片机机的整体规划和其中的关键部件。 在阐明划线工艺要求的基础上，我们先确定了划片机的主要功能，设计了划片机各部分的原理。然后，列出了四种不同的结构方案，分别分析它们的优缺点，仔细比较后选择其中的最优方案。最终完成了划片机整体规划。 在下一步中，每个零件结构的初步设计都按照划线过程的要求进行，包括各轴的传输方案和相关的结构参数。然后，根据主体的要求，对划片机的四个轴进行精心设计。通过计算，完成X，θ，Y，Z轴的螺母机构的选择类型、导轨选择。最后，完成划片机X，θ，Y，Z轴的装配图。 关键字：划片机；总体规划；结构设计；滚珠丝杠；步进电机；滚动直线导轨

Mechanical structure design of dicing saw for chippackaging Abstract Chip packaging is one of the three major semiconductor industries. Packaging processes include: scribing, mucosal, ultrasonic welding, packaging, testing, packaging. The dicing machine is a device on the chip packaging line, but this is the first key device, its function is to produce the wafer to be cut, made of unit devices, and for the next unit chip to do the preparation. However, because the gap between foreign technology and relatively large, so the Chinese dicing machine is basically purchased from foreign countries. In order to allow China to have its own R & D production of dicing machine, detailed design of the overall planning of the dicing machine and one of the key components. On the basis of clarifying the requirements of the scribing process, we first determined the main function of the dicing machine and designed the principle of each part of the dicing machine. Then, four different structural schemes are listed, and their advantages and disadvantages are analyzed respectively. After careful comparison, the optimal scheme is selected. Eventually completed the overall planning of the dicing machine. In the next step, the preliminary design of each part structure is carried out according to the requirements of the scribing process, including the transmission scheme of each axis and the related structural parameters. Then, according to the requirements of the main body, the four axes of the dicing machine are carefully designed. Through the calculation, the selection of the nut mechanism of the X, θ, Y, and Z axes is completed, and the guide rail selection is completed. Finally, complete the dicin g machine X, θ, Y, Z axis assembly diagram. Key words:dicing saw ；Overall planning ；Structure design ；Ball screw；Stepper motor ；Rolling linear guide rail

晶圆切割晶圆切割和微加工新技术

封装：晶圆切割 晶圆切割和微加工新技术 （排2页） Derek Chiang ( 江朝宗)，Bernold Richerzhagen和Sean Green；Synova 电子产品“轻、薄、短、小”的市场趋势，要求许多电子器件除了要有更小的体积外，还要有更强、更快的功能。生产技术也因此而快速发展。但经年累月，有些技术已发展到物理极限，几乎难以更上层楼。就半导体而言，如记忆体IC，已由早期的一层变成多层的封裝，一颗IC里叠了 7、8层芯粒(chip)，而总体积反而只有原来的几分之一。因此晶片(Wafer)的厚度也由650微米(Micron)一路减薄至120微米、100微米、75微米、50微米、25微米。当厚度降到100um以下，传统的划片技术已经出现问题，产能节节下降，破片率大幅攀升。晶片在此阶断价值不斐，几个百分点的破片率可能吃掉工厂辛苦创造的利润。因此处理这类超薄晶片，工程师们无不战战兢兢。当传统钻石片切削方式碰到了瓶颈，大家都想到试试激光。从业界的实际案例来看，激光仍有不少难题需要克服。其中最难解决的是热影响区(HAZ)过大及熔渣喷溅污染的问题。这些缺点足以影响或破坏晶片的电性，尤其那些高阶的wafer。因此改用激光并不如预期顺利。此间瑞士联邦科技大学Dr.Bernold Richerzhagen发明的水导激光(Water-Jet-Guided Laser商业上称微水刀激光)正好派上用场。该技术突破传统激光的概念, 巧妙地结合水刀和激光两种技术， 克服了热影响区等问题， 获得世界专利，可望成为晶片切割及精微加工的新利器。 水导激光原理 几千年来‘水火不融’的观念, 1993年被瑞士杰出的科学家Dr.Bernold Richerzhagen打破。他巧妙地结合水刀技术和激光技术的优点，创造出微水刀激光(Laser Micro Jet)。更精确的说法是水导激光(Water Jet Guided Laser)。他将激光聚焦后导入比发丝还细的微水柱中，从而引导光束，并冷却工件，消除了传统激光热影响区(Heat Affected Zone)过大的缺陷。大大提高了激光切割的质量，因而非常适合半导体、医疗器材、电子、航天等高精密、高洁净要求的加工。 从图1可看出激光束(Laser Beam)由上方导入, 经过聚焦镜及水腔(Water Chamber)的窗户进入，聚焦于喷嘴(Nozzle)的圆心.

晶圆级键合技术的最新发展

晶圆级键合技术的最新发展 2011-11-24 19:37:28 来源：SUSS MicroTec 评论：0点击：179 晶圆片键合应用于MEMS工业已达数十年时间，业界有责任建立标准规范，设定气密性、键合强度、缺陷检测、批量生产设备。而高级CMP工艺、硅垂直深孔刻蚀、金属填充互联技术的发展将促使CMOS工业继续进步。MEMS 和CMOS生产制造技术的交叉彻底变革了整个市场。 Shari Farrens 博士 晶圆键合部-首席科学家 SUSS MicroTec 1. 引言 晶圆级MEMS（微电子机械系统）键合技术应用于生产加速度计、压力传感器和陀螺仪等领域已数十年。汽车工业一直以来都是这些MEMS器件的主要最终用户。但近期例如手机和游戏机产业的需求导致MEMS消费类产品市场爆发性增长，使得这一行业发生了巨大变化。最重大的变化可能就是更大的市场和更低的成本要求。同时，集成MEMS 器件和CMOS控制器或其它IC部件的需求，使得该技术研究开始转向关注怎样才能制造这些器件。 MEMS的晶圆级键合方式以往主要为阳极键合和玻璃浆料键合。这两种键合方式在产品使用寿命期间，都具有十分良好的气密性，并且对于上游制造方面的严苛要求如颗粒沾污和表层形貌，都具有相对良好的适应性。然而，这些方法并不能解决极限尺寸、集成度和垂直封装的问题。 2. 高级MEMS 键合要求 新型MEMS芯片需要满足更小产品尺寸的要求。实现这一目标最合适的方式应当是金属封装技术。相比其它材料，金属具有更低的透气性，因此可以提供更好的气密等级。金属密封材料在晶圆片上占用更小的面积，晶圆也就可以容纳更多的器件，所以在提高气密性的同时，微机械部件的实际尺寸也减小了。 金属密封技术的另一个特点是，它为芯片提供了电通路。所以在设计芯片时可以引入垂直互联金属层，实现晶圆堆叠和先进封装技术，从而进一步减小芯片尺寸，降低成本。 3. 金属键合技术 金属键合技术大体上可以分为两类：非熔化型扩散法以及自平坦化（熔化）共熔晶反应。在运用这两种技术时，可以根据所希望的技术参数和要求，分别选取适合的金属系。 金属扩散键合，是一种典型的热压力键合。首先，使金或铜沉积到需要连接的部件表面，然后将部件相互对准后置入精密晶圆键合机，如SUSS MicroTec公司的CB200中。键合机控制腔室内气氛，加热加压将部件键合到一起。扩散键合是物质界面间原子相互混合的结果，键合结果气密性极好。 对于表面粗糙度和形貌都符合一定要求的器件，扩散键合是一种很好的选择。键合中，金属层并不熔化，因此必须与需要键合的表面紧密接触，对于粗糙表面、表面有颗粒或其它表面缺陷的情况，这种键合方式就不合适了。 在共熔晶键合过程中，两种金属熔合为合金并固化。可用于共熔晶键合的金属材料有AuSi,、AuSn、AuGe、CuSn、AlGe，以及其它一些不常用的合金材料。共熔晶键合过程中，基片上的金属层在被称为共熔温度Te的特定温度下相互熔合。合金沉积当量或金属层厚度决定了合金的合金温度Te。金属共熔后发生了数个重要的工艺变化。 首先，金属材料熔化会导致金属层在结合面加速混合和消耗。这提供了一个良好的控制反应，可以形成均匀界面。其次，金属形成流体状态，这样在界面上，包括任何表面异形区域都可以自平坦化。 最后，共熔晶键合的重点是在重新凝固后使混合物形成晶体结构，从而获得很高的热稳定性。因此在任何时候T>Te 时，晶圆键合中的合金过程并不会由于一定的合金比例成分而结束，而是在界面处形成一个更稳定的熔融金相。

【CN110047911A】一种半导体晶圆、键合结构及其键合方法【专利】

(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 201910324533.8 (22)申请日 2019.04.22 (71)申请人 武汉新芯集成电路制造有限公司 地址 430205 湖北省武汉市东湖开发区高 新四路18号 (72)发明人 周云鹏　郭万里　胡杏　黄宇恒　 (74)专利代理机构 北京集佳知识产权代理有限 公司 11227 代理人 党丽　王宝筠 (51)Int.Cl. H01L 29/06(2006.01) H01L 23/544(2006.01) H01L 21/18(2006.01) (54)发明名称 一种半导体晶圆、键合结构及其键合方法 (57)摘要 本发明提供一种半导体晶圆、键合结构及其 键合方法，该半导体晶圆将与其他晶圆进行晶圆 级键合，在该晶圆中，在顶层覆盖层中形成有与 互连结构电连接的键合垫，同时，在该顶层覆盖 层中形成有键合对准图形，该键合对准图形的图 案由设置于顶层覆盖层中的点阵组成。这样，由 于键合对准图形设置于顶层覆盖层中，顶层覆盖 层之上将不再覆盖其他的材料层，提升键合设备 对键合对准图形的识别能力，增大了键合制程工 艺对准窗口，同时，键合对准图形的图案由点阵 组成，更易于键合孔工艺集成，且避免制造工艺 中碟陷等缺陷的产生。权利要求书1页 说明书6页 附图2页CN 110047911 A 2019.07.23 C N 110047911 A

权　利　要　求　书1/1页CN 110047911 A 1.一种半导体晶圆，其特征在于，包括： 半导体衬底； 衬底上的器件结构，以及所述器件结构的互连结构； 覆盖所述互连结构的顶层覆盖层； 设置于所述顶层覆盖层中且与所述互连结构接触连接的键合垫； 设置于所述顶层覆盖层中的键合对准图形，所述键合对准图形的图案由设置于顶层覆盖层中的点阵组成。 2.根据权利要求1所述的晶圆，其特征在于，所述键合对准图形的图案由多个子图形组成，且所述键合对准图形为中心对称图形。 3.根据权利要求2所述的晶圆，其特征在于，多个所述子图形中的一部分构成环绕图案，另一部分构成内置图案，所述内置图案设置于环绕图案中。 4.根据权利要求3所述的晶圆，其特征在于，所述环绕图案为一个多边形的子图形。 5.根据权利要求3所述的晶圆，其特征在于，所述环绕图案为多个条形子图形构成的多边形图案。 6.根据权利要求2所述的晶圆，其特征在于，所述键合对准图形包括多个区域，相邻区域中的子图形具有不同的延伸方向。 7.根据权利要求1-6中任一项所述的晶圆，其特征在于，所述晶圆包括阵列排布的芯片区，所述器件结构形成于所述芯片区，所述键合对准图形形成于所述芯片区之间的切割道上。 8.根据权利要求1-6中任一项所述的晶圆，其特征在于，所述点阵中的各点为圆形柱、椭圆形柱或方形柱。 9.一种键合结构，其特征在于，包括多个晶圆，所述多个晶圆沿垂直于晶圆方向键合在一起，所述多个晶圆中的至少一个为权利要求1-8中任一项所述的晶圆。 10.一种晶圆的键合方法，其特征在于，包括： 提供待键合晶圆，所述待键合晶圆为如权利要求1-8中任一项所述的半导体晶圆； 利用所述待键合晶圆中的键合对准图形进行对准； 进行待键合晶圆与另一晶圆的键合。 2

晶圆结构_晶圆用来干什么

晶圆结构_晶圆用来干什么 晶圆结构公开了一种晶圆结构，用于形成多个管芯，包括：半导体衬底，所述半导体衬底具有相对的第一表面和第二表面；位于所述半导体衬底的第一表面上的多个第一功能层和多个第二功能层，所述多个第一功能层由划片道隔开，所述多个第二功能层位于所述划片道中；以及位于所述多个第二功能层下方的多个划片标记，其中，所述多个管芯分别包括半导体衬底的一部分和所述多个第一功能层中的相应一个功能层，所述多个第二功能层用于提供所述多个管芯中的相邻管芯之间的机械和/或电连接。所述晶圆结构可以在划片道中提供功能层，并且便于激光切割分离相邻的管芯。 晶圆切割工艺目前，硬脆材料切割技术主要有外圆切割、内圆切割和线铭切割。外圆切割组然操作简便，但据片刚性差，切割过程中锯片易跑偏。导致被切割工们的平行度差：而内圆切割只能进行直线切割。无法进行曲面切割。线锯切割技术具有切缝窄、效率高、切片质量好、可进行曲线切别等优点成为口前广泛采用的切割技术。 内圆切割时晶片表面损伤层大，给CMP带来很大黔削抛光工作最：刃口宽。材料损失大。品片出率低：成木高。生产率低：每次只能切割一片。当晶圆直径达到300mm时。内圆刀片外径将达到1.18m.内径为410mm.在制造、安装与调试上带来很多困难。故后期主要发展线切别为主的晶圆切割技术。 金刚石线锯足近十几年来获得快速发展的硬脆材料切割技术。包括自由助料线锯和固结磨料线锯两类。根据锯丝的运动方式和机冰结构。又可分为往复式和单向（环形）线锯。 目前在光电子工业中，使用最为广泛的是往复多线锯晶圆切割。 晶圆制造过程晶圆是制造半导体芯片的基本材料，半导体集成电路最主要的原料是硅，因此对应的就是硅晶圆。 硅在自然界中以硅酸盐或二氧化硅的形式广泛存在于岩石、砂砾中，硅晶圆的制造可以归纳为三个基本步骤：硅提炼及提纯、单晶硅生长、晶圆成型。 首先是硅提纯，将沙石原料放入一个温度约为2000 ℃，并且有碳源存在的电弧熔炉中，

划片机的总体规划及Y、Z轴设计开题报告 (75)

毕业设计(论文)开题报告 题目：划片机的总体规划及Y、Z轴设计

开题报告填写要求 1.开题报告作为毕业设计（论文）答辩委员会对学生答辩资格审查的依据材料之一。此报告应在指导教师指导下，由学生在毕业设计（论文）工作前期内完成。 2.开题报告内容必须按教务处统一设计的电子文档标准格式（可从教务处网页上下载）填写并打印（禁止打印在其它纸上后剪贴），完成后应及时交给指导教师审阅。 3.开题报告字数应在1500字以上，参考文献应不少于15篇（不包括辞典、手册，其中外文文献至少3篇），文中引用参考文献处应标出文献序号，“参考文献”应按附件中《参考文献“注释格式”》的要求书写。 4.年、月、日的日期一律用阿拉伯数字书写，例：“2008年11月26日”。 5.开题报告增加封面，封面格式：题目：宋体，加粗，二号；系别等内容格式：宋体，四号，居中。

毕业设计（论文）综述（题目背景、研究意义及国内外相关研究情况） 一、题目背景及研究意义 IC封装是半导体三大产业之一(器件设计、晶片制作和器件封装)。其后封装工序主要包括:划片、粘片、超声球焊、封装、检测、包装。划片机是IC后封装线上的第一道关键设备，其作用是把制作好的晶片切割成单元器件，为下一步单元晶片粘接做好准备。划片机切割晶片的规格一般为3-6晶片，单元晶片的外型一般为矩形或多边形。目前，我国的半导体封装设备(如划片机、粘片机、金丝球焊机等)还主要从美国、日本、新加坡引进。为了促进IC封装设备的国产化，本课题组开展了IC封装设备划片机的研制工作。因此把“划片机的总体规划及Y、Z轴设计”作为本科论文的课题，既有较大的学术价值，又有广阔的应用前景。 二、国内外研究现状 1、划片技术的发展 划片技术是集成电路后封装的一道工序，划片机的划片方法根据其发展过程可以分为三种:金刚石划片、激光划片和砂轮划片。 （1）金刚石划片 这是最早出现的划片方法，是目前用得最少的方法，与划玻璃的原理相同。使用锋利的金刚石尖端，以50克左右的固定载荷划出小片的分割线，再加上弯曲力矩使之分成小片。一般来说，金刚石划片时线条宽度为6一8μm 、深度为5μm ，硅表面发生塑性变形，线条周围有微裂纹等。如果划片时出现切屑，掰片时就可能裂开，小片的边缘又不整齐，分片就不能顺利进行。金刚石尖有圆锥形(l点式)、四方锥形(4点式)等。圆锥形的金刚石尖是采用其十二面体晶格上的(111>轴，并将尖端加工成半径2一5 μm的球面。划片的成品率在很大程度上取决于金刚石尖端的加工精度及其锋利性的保持情况。 （2）激光划片 第二代划片的方法是激光划片。激光划片就是将激光呈脉冲状照射在硅片表面上，被光照的那一部分硅就会因吸收激光而被加热到10000℃的高温，并在一瞬间即气化或熔化了，使硅片留下沟槽，然后再沿沟槽进行分开的方法。激光划片时，硅粉会粘在硅片表面上，所以还必须对硅片上的灰尘进行必要的处理。该方法划硅片比金刚石划片的成品率高，所以曾经在一个时期内替代了金刚石划片。 但激光划片对工艺条件十分敏感。激光功率、划片速度、焦点位置、气流压力等参数的波动或变化都会影响划片质量，致使划片深度尺寸不均匀，导致分片时容易碎片，降低成品率，增加了成本。同时激光划片时，高温对热组织区内的材料也有很大的影响，从而影响到芯片的性能。但激光划片相对于其他的划片技术来说，结构简单，

晶圆(Wafer) 制程工艺学习

晶圆(Wａｆｅr) 制程工藝學習 晶圆（Waｆｅｒ）得生产由砂即(二氧化硅)开始,经由电弧炉得提炼还原成冶炼级得硅,再经由盐酸氯化，产生三氯化硅,经蒸馏纯化后,透过慢速分解过程,制成棒状或粒状得「多晶硅」。一般晶圆制造厂,将多晶硅融解后,再利用硅晶种慢慢拉出单晶硅晶棒。一支８5公分长,重76、6公斤得８吋硅晶棒，约需２天半时间长成。经研磨、拋光、切片后，即成半导体之原料晶圆片。?光学显影 光学显影就是在光阻上经过曝光与显影得程序，把光罩上得图形转换到光阻下面得薄膜层或硅晶上。光学显影主要包含了光阻涂布、烘烤、光罩对准、曝光与显影等程序。小尺寸之显像分辨率,更在ＩC 制程得进步上，扮演着最关键得角色。由于光学上得需要,此段制程之照明采用偏黄色得可见光。因此俗称此区为黄光区。 干式蚀刻技术 在半导体得制程中,蚀刻被用来将某种材质自晶圆表面上移除。干式蚀刻(又称为电浆蚀刻)就是目前最常用得蚀刻方式,其以气体作为主要得蚀刻媒介,并藉由电浆能量来驱动反应。?电浆对蚀刻制程有物理性与化学性两方面得影响。首先,电浆会将蚀刻气体分子分解,产生能够快速蚀去材料得高活性分子。此外,电浆也会把这些化学成份离子化，使其带有电荷。 晶圆系置于带负电得阴极之上,因此当带正电荷得离子被阴极吸引并加速向阴极方向前进时,会以垂直角度撞击到晶圆表面。芯片制造商即就是运用此特性来获得绝佳得垂直蚀刻，而后者也就是干式蚀刻得重要角色。 基本上,随着所欲去除得材质与所使用得蚀刻化学物质之不同，蚀刻由下列两种模式单独或混会进行: ?1、电浆内部所产生得活性反应离子与自由基在撞击晶圆表面后,将与某特定成份之表面材质起化学反应而使之气化。如此即可将表面材质移出晶圆表面,并透过抽气动作将其排出。?2、电浆离子可因加速而具有足够得动能来扯断薄膜得化学键,进而将晶圆表面材质分子一个个得打击或溅击(sｐuttｅｒiｎg)出来。 ?化学气相沉积技术 化学气相沉积就是制造微电子组件时,被用来沉积出某种薄膜（filｍ)得技术,所沉积出得薄膜可能就是介电材料(绝缘体)（dieleｃｔriｃs)、导体、或半导体。在进行化学气相沉积制程时,包含有被沉积材料之原子得气体,会被导入受到严密控制得制程反应室内。当这些原子在受热得昌圆表面上起化学反应时,会在晶圆表面产生一层固态薄膜。而此一化学反应通常必须使用单一或多种能量源(例如热能或无线电频率功率)。 CＶＤ制程产生得薄膜厚度从低于0、5微米到数微米都有,不过最重要得就是其厚度都必须足够均匀。较为常见得CＶD薄膜包括有: ?■二气化硅(通常直接称为氧化层）?■氮化硅?■多晶硅 ■耐火金属与这类金属之其硅化物 可作为半导体组件绝缘体得二氧化硅薄膜与电浆氮化物介电层（pｌasmas niｔrｉde ｄｉｅlectricｓ)就是目前ＣVD技术最广泛得应用。这类薄膜材料可以在芯片内部构成三种主要得介质薄膜:内层介电层(ILD)、内金属介电层(IＭD)、以及保护层。此外、金层化学气相沉积(包括钨、铝、氮化钛、以及其它金