2ASK数字传输系统仿真的课程设计报告

通信原理

课程设计报告

题目：2ASK数字传输系统仿真专业：电子信息工程

班级：０６级１班

指导教师：石琳

二00九年七月

目录

一．课程设计的基本任务 (1)

二．课程设计的基本要求 (2)

三．2ASK数字信息系统模型及仿真环境 (2)

四．系统的建立及其仿真 (5)

五．总结与体会 (11)

六．参考文献 (13)

1、课程设计的基本任务

1 掌握通信过程的基本原理；

2 会画出数字通信过程的基本框图；

3 学会运用MATLAB来进行通信系统的仿真；

4 掌握数字通信的2ASK调制方式。

2、课程设计的基本要求

1设计出2ASK数字通信系统的结构，包括信源，调制，发送滤波器模块，信道，接受滤波器模块以及信宿，在系统出采用模块化表示

2根据通信原理，设计出各个模块的参数（例如码速率，滤波器的截止频率等）

3 基于MATLAB平台对系统进行仿真

4 分析仿真波形

5 针对仿真出该数字传输系统的误码率性能，画出SNR和误码率的曲线。

3、2ASK数字信息系统模型及仿真环境

3.1数字通信系统的基本模型

从消息传输角度看,该系统包括了两个重要交换,即消息与数字基带信号之间的交换,数字基带信号与信道信号之间的交换.通常前一种交换由发收端设备完成.而后一种交换则由调制和解调完成.

仿真框图可以分为四部分：

（1）数字信号的生成与调制：

①数字信号的生成：数字信号采用Bernoulli binary generator产生。

②调制：数字调制有调幅、调相、调频三种基本形式，并可以派生出其它形式，数字调制是用载波信号的某些离散状态来表征所传送的信息，在接收端也只要对载波信号的离散调制参量进行检测。数字调制信号，在二进制时有振幅键控（ASK）、移频键控（FSK）和移相键控（PSK）。调制采用正弦载波数字调制系统，设定其频率为8000rad/sec,

（2）数字信号在信道中的传输：将随机二进制信号与高频载波信号相乘后，通过带通滤波器，滤除干扰，然后通过加性的高斯白噪声信道

（3）对接收到的信号进行解调：解调采用相干解调。

（4）观察输出结果。这里有两个结果同时输出。在图形窗口中显示的是基带数字信号、信道上叠加的高斯白噪声信号和计算出的同步信号。

3.2 ASK幅移键控(Amplitude shift keying)

2ASK信号在实际中虽然很少使用，但是它是研究数字调制的基础，了解2ASK就比较容易理解FSK,PSK的原理及性能。

幅移键控（ASK）相当于模拟信号中的调幅，只不过与载频信号相乘的是二进数码而已。幅移就是把频率、相位作为常量，而把振幅作为变量，信息比特是通过载波的幅度来传递的。由于调制信号只有0或1两个电平，相乘的结果相当于将载频或者关断，或者接通，它的实际意义是当调制的数字信号"1时，传输载波；当调制的数字信号为"0"时，不传输载波。典型波形如下图（一）所示：

图3.1 幅移键控的典型波形

幅移键控的调制器可以用一个相乘器来实现，如下图（二）所示。对于通断键控信号来说，相乘器则可以用一个开关电路来代替，调制信号为"1"时开关电路导通，为"0"时开关电路切断。二进制振幅键控信号由于一个信号状态始终为零，故又常称为通断键控信号（OOK信号）。

基带信号○×已调信号

载波Acosw c t

图3.2 ASK调制器模型

3.3 MATLAB及SIMULINK建模环境简介

MATLAB 是美国MathWorks公司出品的商业数学软件，用于算法开发、数据可视化、数据分析以及数值计算的高级技术计算语言和交互式环境，主要包括MATLAB和SIMULINK两大部分。

Simulink是MATLAB最重要的组件之一，它提供一个动态系统建模、仿真和综合分析的集成环境。在该环境中，无需大量书写程序，而只需要通过简单直观的鼠标操作，就可构造出复杂的系统。Simulink具有适

应面广、结构和流程清晰及仿真精细、贴近实际、效率高、灵活等优点，并基于以上优点Simulink已被广泛应用于控制理论和数字信号处理的复杂仿真和设计。同时有大量的第三方软件和硬件可应用于或被要求应用于Simulink。

SIMULINK是MATLAB中的一种可视化仿真工具，是一种基于MATLAB 的框图设计环境，是实现动态系统建模、仿真和分析的一个软件包，被广泛应用于线性系统、非线性系统、数字控制及数字信号处理的建模和仿真中。Simulink可以用连续采样时间、离散采样时间或两种混合的采样时间进行建模，它也支持多速率系统，也就是系统中的不同部分具有不同的采样速率。为了创建动态系统模型，Simulink提供了一个建立模型方块图的图形用户接口(GUI) ，这个创建过程只需单击和拖动鼠标操作就能完成，它提供了一种更快捷、直接明了的方式，而且用户可以立即看到系统的仿真结果。

4、系统的建立及其仿真

4.1 数字信号传输的实现

设计采用的是MATLAB中的SIMULINK仿真系统实现对通信系统的仿真，具体实现框图如图4.1所示：

图4.1 数字信号传输模型实现框图

4.2 各模块参数说明：

Bernoulli Binary Generator:

Bernoulli Binary Generator模块的功能是用来产生随机二进制比特流，在设计中将此模块的函数设置和经过Bernoulli Binary Generator产生的波形分别如图4.2和图4.3所示：

图4.2 Bernoulli Binary Generator参数设置图4.3 二进制比特流波形

sine wave:

Sine wave 模块用来生成高频载波信号cosw c t,由于高频载波信号要求得的载波频率较高，在此设w c=8000rad/s.

Product:

这是一个乘法器，其作用是将随机二进制比特流和高频载波cosw c t相乘后生成已调信号m(t)，从而起到通断键控的作用。

Bandpass：

Analog Filter Design用来设计各种模拟滤波器，可以用来实现低通、带通、高通等各种滤波器。此处将Analog Filter Design中的Filter Type 属性设置为Bandpass，即为带通滤波器，带通滤波器是用来通过所有有用的信号，同时滤除一部分多余的信号，设置其参数及经带通滤波器后示波器三显示的波形分别如图4.4和图4.5所示：

图4.4 带通滤波器的参数设置图4.5 经带通滤波器后的已调波形

AWGN Channel:

AWGN Channel模块用来产生含有加性高斯白噪声信道，已调信号输入加性高斯白噪声信道模拟通信系统中的实际的通信信道。AWGN Channel 的属性设置及经过加性的高斯白噪声信道后的波形接示波器4后显示分别如图4.6 和图4.7 所示：

图4.6 AWGN Channel属性设置图4.7 已调信号经AWGN Channel后的波形Bandpass：

在此处再次用到Analog Filter Design中的Bandpass，此处设置带通滤波器是为了使已调信号全部通过，同时尽可能多地滤除高斯白噪声，经过带通滤波器后，接示波器5后显示波形如图4.8所示：

图4.8接收端信号通过带通滤波器后波形

Product:

此次设计中采用的是相干解调，经示波器5显示后输出的波形与本地载波cosw c t(其中W C=8000rad/s)相乘后输出波形接示波器6后显示波形如图4.9所示：

图4.9示波器6显示波

Lowpass:

Analog Filter Design中将Filter type 设置为Lowpass便可以实现低通滤波器，低通滤波器主要是将信号从高频载波移至低频，以便于接收到原信号，低通滤波器的属性设置及信号经过低通滤波器后接至示波器7后的显示波形图4.10所示：

图4.10示波器7显示波形

Sampled Quantizer Encode

由于经过低通滤波器后的波形仍然为模拟信号，所以要生成数字信号要经过抽样判决，在MATLAB的SIMULINK中，对Sampled Quantizer Encode 进行适当的参数设置可以用来实现抽样判决。经分析后，对该参数的设置如图4.11所示，经抽样判决后的波形（即最后的输出波形）如图4.13所示：

图4.11Sampled Quantizer Encode 的参数设置 图4.12最后输出波形

4.3 系统性能评价

根据2ASK 数字调制系统误码率公式

221r

erfc P e

可得显示误码率的曲线，如4.13图所示：

信噪比（s 0/n 0）

图4.13误码率曲线图

可见，随着信噪比的增大，系统传输误码率呈指数规律降低。

5、 总结与体会

通信原理是电子信息工程通信方向最主要的专业课程之一，通过在课堂上对理论知识的学习，我们了解到现代通信的基本方式以及其原理。然而，如何将理论在实践中得到验证和应用，是我们学习当中的一个问题。而通过本次课程设计，我们在强大的MATLAB 平台上对数字信号的传输系统进行了一次仿真，有效的完善了学习过程中实践不足的问题，同时进一步巩固了原先的基础知识。

通过这次的课程设计，我们对信息和通信系统有了更进一步的认识，尤其是在系统设计方面，尽管是非常基础的2ASK调制与解调的传输，也是经过若干设备协同工作，才能保证信号有效传输，而小到仅仅是一个参数，都有可能导致整个系统无法正常运行。

另一方面，我们通过本次的课程设计，着实领教了MATLAB矩阵实验室强大的功能和实力。通过在SIMULINK环境下对系统进行模块化设计与仿真，使我们获得两方面具体经验，第一是MATLAB中SIMULINK功能模块的使用方法，第二是图形化和结构化的系统设计方法。这些经验虽然并不高深，但是对于刚入门的初学者来说，对以后步入专业领域进行设计或研发无疑具有重大的意义。

当然，在整个仿真过程中也遇到很多现实的问题，比如各版本MA TLAB软件并不完全兼容，许多复杂模块参数深奥难以正确设置，这些都是今后学习中需要进一步加强和完善的地方。

自从因特网把我们领进信息时代开始，人类的历史翻开了璀璨的一页。随着信息的飞速发展，通信原理也随之崛起。从而，使得培养新世纪的技术人才显得分外重要。

在学习通信原理理论基础后，我们又在此基础上通过利用MA TLAB 仿真真正的看到了通信中传输信息的一系列的问题。比如说要使信号不失真的能够传输到接收端就要考虑很多的因数。在发送端要注意噪声的加入，尽量的减少噪声进入信道中，以免在接收端使信号失真度过大而不能够恢复成原来的信号。而在接收端，采用哪种解调方式能够更好的恢复出原来的信号。对于不同的解调方式有相干解调和非相干解调。相干解调一般是在接收端使接收的信号通过一个相乘器，同时乘上一个与原调制信号同频同相的载波，再通过低通滤波器滤出不需要的信号，然后再经过抽样、量化和编码最终得到原调制信号。对于非相干解调可以将接收的信号通过包络检波器，然后再经过抽样、量化和编码最终也可以得到原调制信号。

通过这次的课程设计即上网实际操作，进一步了解了二进制频移键控即2FSK的基本原理及其解调方法（非相干解调，相干解调）。当然在学习过程中，遇到过许多困难，比如参数设置的不理想因此总是会出现波形失真的现象等问题。但是通过上网查找资料和查询参考书能够让我更好的完成此次设计。同时这次设计也让我能够更好的对应用工具MA TLAB有一个进一步的了解和应用。

这次的课程设计使我收益颇丰，对通信原理有了新的认识。

6、参考文献

1．姚俊、马松辉［基于MATLAB6.X的SIMULINK建模与仿真］．西安电子科技大学出版社， 2002年8月

2．李建新、刘乃安、刘继平［现代通信系统分析与仿真——MATLAB 通信工具箱］西安电子科技大学出版社，2000年11月

数字跑表设计说明

西南科技大学 设计报告 课程名称：基于FPGA的现代数字系统设计设计名称：基于原理图的数字跑表设计 姓名： 学号: 班级： 指导教师：

西南科技大学信息工程学院

一、实验目的 1、设计一个数字跑表，具有复位、暂停、秒表等功能 二、实验原理 1.完成一个具有数显输出的数字跑表计数器设计，原理图如下图所示。 、 数字跑表计数器原理图

任务分析: 输入端口： 1）复位信号CLR，当CLR=1，输出全部置0，当CLR=0，系统正常工作。 2）暂停信号PAUSE，当PAUSE=1，暂停计数，当PAUSE=0，正常计数。3）系统时钟CLK，CLK=50MHz 输出端口： 数码管驱动----DATA1，位宽14位，其中，DATA1[7：0]是数码管显示值，DATA1[14：8]是数码管控制端口

屏蔽未用端口---ctr，位宽是2，将未用的两个数码管显示关闭 （1）跑表的计时范围为0.01s～59min59.99s，计时精度为10ms； （2）具有异步复位清零、启动、计时和暂停功能； （3）输入时钟频率为100Hz； （4）要求数字跑表的输出能够直接驱动共阴极7段数码管显示. 按照自顶向下设计，应该分为以下模块： 分频----将下载板上50MHz时钟分频为周期是0.01秒的时钟，提供给百分计数 计数1----百分计数，输入周期是0.01秒的时钟，计数，满100进位，注意个位，十位的不同生成 计数2---60进制计数器，输入百分位，或者秒位的进位，计数，满60向高位进位，注意个位，十位的不同生成 数码管显示控制----驱动数码管数据，显示控制端口。 三、实验步骤 1、数码管显示驱动模块的设计 （1）建立工程：file->New Project，并注意器件、EDA工具的正确选择 （2）建立新Verilog HDL模块编辑窗口，选择资源类型为Verilog Module，并输入合法文件名，在文本编辑窗口输入代码。 （3）执行综合得到综合后的电路，并进行功能时序仿真。 2.计数器模块的设计 设计步骤同数码管的设计，并完成模块的设计输入、综合、功能仿真。 3.数码管和计数器组合为一个系统 用Verilog HDL将数码管和计数器组合为一个模块，完成综合、功能仿真，分析波形，修正设计。

集成电路课程设计报告

课程设计 班级： 姓名： 学号： 成绩： 电子与信息工程学院 电子科学系

CMOS二输入与非门的设计 一、概要 随着微电子技术的快速发展，人们生活水平不断提高，使得科学技术已融入到社会生活中每一个方面。而对于现代信息产业和信息社会的基础来讲，集成电路是改造和提升传统产业的核心技术。随着全球信息化、网络化和知识经济浪潮的到来，集成电路产业的地位越来越重要，它已成为事关国民经济、国防建设、人民生活和信息安全的基础性、战略性产业。 集成电路有两种。一种是模拟集成电路。另一种是数字集成电路。本论文讲的是数字集成电路版图设计的基本知识。然而在数字集成电路中CMOS与非门的制作是非常重要的。 二、CMOS二输入与非门的设计准备工作 1.CMOS二输入与非门的基本构成电路 使用S-Edit绘制的CMOS与非门电路如图1。 图1 基本的CMOS二输入与非门电路

2.计算相关参数 所谓与非门的等效反相器设计，实际上就是根据晶体管的串并联关系，再根据等效反相器中的相应晶体管的尺寸，直接获得与非门中各晶体管的尺寸的设计方法。具体方法是：将与非门中的VT3和VT4的串联结构等效为反相器中的NMOS 晶体管，将并联的VT 1、VT 2等效PMOS 的宽长比(W/L)n 和(W/L)p 以后，考虑到VT3和VT4是串联结构，为保持下降时间不变，VT 3和VT 4的等线电阻必须减小为一半，即他们的宽长比必须为反相器中的NMOS 的宽长比增加一倍，由此得到(W/L)VT3,VT4=2(W/L)N 。 因为考虑到二输入与非门的输入端IN A 和IN B 只要有一个为低电平，与非门输出就为高电平的实际情况，为保证在这种情况下仍能获得所需的上升时间，要求VT 1和VT 2的宽长比与反相其中的PMOS 相同，即(W/L)VT1,VT2=(W/L)P 。至此，根据得到的等效反向器的晶体管尺寸，就可以直接获得与非门中各晶体管的尺寸。 如下图所示为t PHL 和t PLH ，分别为从高到低和从低到高的传输延时，通过反相器的输入和输出电压波形如图所示。给其一个阶跃输入，并在电压值50%这一点测量传输延迟时间，为了使延迟时间的计算简单，假设反相器可以等效成一个有效的导通电阻R eff ，所驱动的负载电容是C L 。 图2 反相器尺寸确定中的简单时序模型 对于上升和下降的情况，50%的电都发生在： L eff C R 69.0=τ 这两个Reff 的值分别定义成上拉和下拉情况的平均导通电阻。如果测量t PHL 和t PLH ，可以提取相等的导通电阻。 由于不知道确定的t PHL 和t PLH ，所以与非门中的NMOS 宽长比取L-Edit 软件中设计规则文件MOSIS/ORBIT 2.0U SCNA Design Rules 的最小宽长比及最小长度值。 3.分析电路性质 根据数字电路知识可得二输入与非门输出AB F =。使用W-Edit 对电路进行仿真后得到的结果如图4和图5所示。

控制系统仿真课程设计报告.

控制系统仿真课程设计 （2011级） 题目控制系统仿真课程设计学院自动化 专业自动化 班级 学号 学生姓名 指导教师王永忠/刘伟峰 完成日期2014年6月

控制系统仿真课程设计一 ———交流异步电机动态仿真 一 设计目的 1．了解交流异步电机的原理，组成及各主要单元部件的原理。 2. 设计交流异步电机动态结构系统； 3．掌握交流异步电机调速系统的调试步骤，方法及参数的整定。 二 设计及Matlab 仿真过程 异步电机工作在额定电压和额定频率下，仿真异步电机在空载启动和加载过程中的转速和电流变化过程。仿真电动机参数如下： 1.85, 2.658,0.2941,0.2898,0.2838s r s r m R R L H L H L H =Ω=Ω===， 20.1284Nm s ,2,380,50Hz p N N J n U V f =?===，此外，中间需要计算的参数如下： 21m s r L L L σ=-，r r r L T R =，22 2 s r r m t r R L R L R L +=，10N m TL =?。αβ坐标系状态方程： 其中，状态变量： 输入变量： 电磁转矩： 2p m p s r s L r d ()d n L n i i T t JL J βααωψψβ=--r m r r s r r d 1d L i t T T ααβαψψωψ=--+r m r r s r r d 1d L i t T T ββαβψψωψ=-++22s s r r m m m s r r s s 2r r r r d d i R L R L L L L i u t L T L L ααβαα σψωψ+=+-+22 s s r r m m m s r r s s 2 r r r r d d i R L R L L L L i u t L T L L ββαββ σψωψ+=--+[ ] T r r s s X i i αβαβωψψ=[ ] T s s L U u u T αβ=()p m e s s s s r n L T i i L βααβ ψψ=-

FPGA数字跑表课程设计

摘要 本设课程设计是基于FPGA的数字跑表的设计，利用Verilog HDL 语言和Quartus II软件以及FPGA实验操作平台来实现的。本论文的重点是用硬件语言Verilog HDL 来描述数字跑表，偏重于软件设计。大致内容是首先简单介绍了EDA的现状和前景， Verilog HDL 语言特点，应用平台FPGA，之后阐述了数字跑表的设计思想和大体的设计流程，最后进入本设计的核心设计部分，用Verilog HDL 语言设计数字跑表电路，着重对各个模块进行了详细的分析和说明。 【关键词】Verilog HDL 语言；Quartus II 软件；数字秒表

目录 1 绪论 (2) 1.1 EDA的现状和发展及FPGA简介 (2) 1.2 Verilog HDL语言及QuartusⅡ软件简介 (2) 1.3 基于FPGA实现数字跑表运行的方案设计基本原则 (3) 1.4 论文主要完成的工作 (3) 2 系统的硬件设计 (4) 2.1数字跑表概述 (4) 2.2整体方案设计和功能分割 (4) 2.3各功能模块的设计和实现 (6) 2.4 控制系统的实现 (8) 3 系统的软件设计 (8) 3.1 软件整体设计 (8) 3.2主要模块软件设计（主要模块流程图和仿真波形图） (9) 4 总结 (12) 参考文献 (13)

1.绪论 1.1 EDA简介及FPGA简介 EDA是电子设计自动化（Electronic Design Automation）的缩写，在20 世纪60年代中期从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。伴随着集成电路(IC)技术的发展，电子设计自动化(EDA)逐渐成为重要的设计手段，已经广泛应用于模拟与数字电路系统等许多领域。而电子设计自动化（EDA）的实现是与 CPLD/FPGA技术的迅速发展息息相关的，利用PLD/FPGA，电子系统设计工程师可以在实验室中设计出专用IC，实现了系统的集成。此外，CPLD/FPGA还具有静态可重复编程或在线动态重构特性，使硬件的功能可像软件一样通过编程来修改，不仅使设计修改和产品升级变得十分方便，而且极大地提高了电子系统的灵活性和通用能力。随着计数的进步，自动化设计工具（从CAD到EDA及ESDA：Electronic System Design Automation）已成为电子信息设计人员所必需熟悉和掌握的一门技术。 FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。自1985年Xilinx公司推出第一片现场可编程逻辑器件至今，FPGA已经历了十几年的历史。在这十几年的发展过程中，以FPGA为代表的数字系统现场集成取得了惊人的发展：现场可编程逻辑器件从最初的1200个可利用门，发展到数百万门的单片FPGA芯片，将现场可编程器件的集成度提高到一个新的水平。它之所以具有巨大的市场吸引力，根本在于：FPGA不仅可以解决电子系统小型化、低功耗、高可靠性等问题，而且其开发周期短、开发软件投入少、芯片价格不断降低，促使FPGA越来越多地取代了ASIC的市场，特别是对小批量、多品种的产品需求，使FPGA成为首选。目前，FPGA的主要发展动向是：随着大规模现场可编程逻辑器件的发展，系统设计进入"片上可编程系统"（SOPC）的新纪元；芯片朝着高密度、低压、低功耗方向挺进；国际各大公司都在积极扩充其IP库，以优化的资源更好的满足用户的需求，扩大市场；特别是引人注目的所谓FPGA动态可重构技术的开拓，将推动数字系统设计观念的巨大转变。

数字秒表的设计与实现实验报告

电子科技大学《数字秒表课程设计》 姓名: xxx 学号： 学院： 指导老师：xx

摘要 EDA技术作为电子工程领域的一门新技术，极大的提高了电子系统设计的效率和可靠性。文中介绍了一种基于FPGA在ISE10.1软件下利用VHDL语言结合硬件电路来实现数字秒表的功能的设计方法。采用VHDL硬件描述语言，运用ModelSim等EDA仿真工具。该设计具有外围电路少、集成度高、可靠性强等优点。通过数码管驱动电路动态显示计时结果。给出部分模块的VHDL源程序和仿真结果,仿真结果表明该设计方案的正确,展示了VHDL语言的强大功能和优秀特性。 关键词：FPGA, VHDL, EDA, 数字秒表

目录 第一章引言 (4) 第二章设计背景 (5) 2.1 方案设计 (5) 2.2 系统总体框图 (5) 2.3 -FPGA实验板 (5) 2.4 系统功能要求 (6) 2.5 开发软件 (6) 2.5.1 ISE10.1简介 (6) 2.5.2 ModelSim简介 (6) 2.6 VHDL语言简介 (7) 第三章模块设计 (8) 3.1 分频器 (8) 3.2 计数器 (8) 3.3 数据锁存器 (9) 3.4 控制器 (9) 3.5 扫描控制电路 (10) 3.6 按键消抖电路 (11) 第四章总体设计 (12) 第五章结论 (13) 附录 (14)

第一章引言 数字集成电路作为当今信息时代的基石，不仅在信息处理、工业控制等生产领域得到普及应用，并且在人们的日常生活中也是随处可见，极大的改变了人们的生活方式。面对如此巨大的市场，要求数字集成电路的设计周期尽可能短、实验成本尽可能低，最好能在实验室直接验证设计的准确性和可行性，因而出现了现场可编程逻辑门阵列FPGA。对于芯片设计而言，FPGA的易用性不仅使得设计更加简单、快捷，并且节省了反复流片验证的巨额成本。对于某些小批量应用的场合，甚至可以直接利用FPGA实现，无需再去订制专门的数字芯片。文中着重介绍了一种基于FPGA利用VHDL硬件描述语言的数字秒表设计方法，在设计过程中使用基于VHDL的EDA工具ModelSim对各个模块仿真验证，并给出了完整的源程序和仿真结果。

《数字电路课程设计》

实验三旋转灯光电路与追逐闪光灯电路 一、实验目的 1．熟悉集成电路CD4029、CD4017、74LS138的逻辑功能。 2．学会用74LS04、CD4029、74LS138组装旋转灯光电路。 3. 学会用CD4069、CD4017组装追逐闪光灯电路。 二、实验电路与原理 1．旋转灯光电路： 图3-1 旋转灯光电路 将16只发光二极管排成一个圆形图案，按照顺序每次点亮一只发光二极管，形成旋转灯光。实现旋转灯光的电路如图3-1所示，图中IC1、R1、C1组成时钟脉冲发生器。IC2为16进制计数器，输出为4位二进制数，在每一个时钟脉冲作用下输出的二进制数加“1”。计数器计满后自动回“0”，重新开始计数，如此不断重复。 输入数据的低三位同时接到两个译码器的数据输入端，但是否能有译码器输出取决于使能端的状态。输入数据的第四位“D”接到IC3的低有效使能端G2和IC4的高有效使能端G1，当4位二进制数的高位D为“0”时，IC4的G1为“0”，IC4的使能端无效，IC4无译码输出，而IC3的G2为“0”，IC3使能端全部有效，低3位的CBA数据由IC3译码，输出D＝0时的8个输出，即低8位输出（Y0～Y7）。当D为“1”时IC3的使能端处于无效状态，IC3无译码输出；IC4的使能端有效，低3位CBA数据由IC4译码，输出D＝1时的8个输出，即高8位输出（Y8～Y15）。 由于输入二进制数不断加“1”，被点亮的发光二极管也不断地改变位置，形成灯光地“移动”。改变振荡器的振荡频率，就能改变灯光的“移动速度”。

注意：74LS138驱动灌电流的能力为8mA，只能直接驱动工作电流为5mA的超高亮发光二极管。若需驱动其他发光二极管或其他显示器件则需要增加驱动电路。 2. 追逐闪光灯电路 图 3-2 追 逐 闪 光 灯 电 路 （ 1） ． CD 401 7 的 管 脚功能 CD4017集成电路是十进制计数／时序译码器，又称十进制计数／脉冲分频器。它是4000系列CMOS数字集成电路中应用最广泛的电路之一，其结构简单，造价低廉，性能稳定可靠，工艺成熟，使用方便。它与时基集成电路555一样，深受广大电子科技工作者和电子爱好者的喜爱。目前世界各大通用数字集成电路厂家都生产40171C，在国外的产品典型型号为CD4017，在我国，早期产品的型号为C217、C187、CC4017等。 （2）CD4017C管脚功能 CMOSCD40171C采用标准的双列直插式16脚塑封，它的引脚排列如图3-3(a)所示。 CC4017是国标型号，它与国外同类产品CD4017在逻辑功能、引出端和电参数等方面完全相同，可以直接互换。本书均以CD40171C为例进行介绍，其引脚功能如下： ①脚(Y5)，第5输出端；②脚(Y1)，第1输出端，⑧脚(Yo)，第0输出端，电路清零 时，该端为高电平，④脚(Y2)，第2输出端；⑤脚(Y6)，第6输出端；⑥脚(Y7)，第7输出端；⑦脚(Y3)，第3输出端；⑧脚(Vss)，电源负端；⑨脚(Y8)，第8输出端，⑩脚(Y4)，第4输出端；11脚(Y9)，第9输出端，12脚(Qco)，级联进位输出端，每输入10个时钟脉冲，就可得一个进位输出脉冲，因此进位输出信号可作为下一级计数器的时钟信号。13脚(EN)，时钟输入端，脉冲下降沿有效；14脚(CP)，时钟输入

计算机仿真课程设计报告

、 北京理工大学珠海学院 课程设计任务书 2010 ～2011 学年第 2学期 学生姓名：林泽佳专业班级：08自动化1班指导教师：钟秋海工作部门：信息学院一、课程设计题目 ： 《控制系统建模、分析、设计和仿真》 本课程设计共列出10个同等难度的设计题目，编号为：[0号题]、[1号题]、[2号题]、[3号题]、[4号题]、[5号题]、[6号题]、[7号题]、[8号题]、[9号题]。 学生必须选择与学号尾数相同的题目完成课程设计。例如，学号为8xxxxxxxxx2的学生必须选做[2号题]。 二、课程设计内容 （一）《控制系统建模、分析、设计和仿真》课题设计内容|

！ " [2 有波纹控制器Dy(z)和一单位速度信号输入时的最少拍无波纹控制器Dw(z)。具体要求见（二）。 （二）《控制系统建模、分析、设计和仿真》课题设计要求及评分标准【共100分】 , 1、求被控对象传递函数G(s)的MATLAB描述。（2分） 2、求被控对象脉冲传递函数G(z)。（4分） 3、转换G(z)为零极点增益模型并按z-1形式排列。（2分） 4、确定误差脉冲传递函数Ge(z)形式,满足单位加速度信号输入时闭环稳态误差为零和实际 闭环系统稳定的要求。（6分） 5、确定闭环脉冲传递函数Gc(z)形式，满足控制器Dy(z)可实现、最少拍和实际闭环系统稳 定的要求。（8分）

6、根据4、5、列写方程组，求解Gc(z)和Ge(z)中的待定系数并最终求解Gc(z)和Ge(z) 。 （12分） 7、求针对单位加速度信号输入的最少拍有波纹控制器Dy(z)并说明Dy(z)的可实现性。 （3分） ！ 8、用程序仿真方法分析加速度信号输入时闭环系统动态性能和稳态性能。（7分） 9、用图形仿真方法(Simulink)分析单位加速度信号输入时闭环系统动态性能和稳态性能。 （8分） 10、确定误差脉冲传递函数Ge(z)形式,满足单位速度信号输入时闭环稳态误差为零和实际 闭环系统稳定的要求。（6分） 11、确定闭环脉冲传递函数Gc(z)形式，满足控制器Dw(z)可实现、无波纹、最少拍和实际 闭环系统稳定的要求。（8分） 12、根据10、11、列写方程组，求解Gc(z)和Ge(z)中的待定系数并最终求解Gc(z)和Ge(z) 。 （12分） 13、求针对单位速度信号输入的最少拍无波纹控制器Dw(z)并说明Dw(z)的可实现性。（3分） 14、用程序仿真方法分析单位速度信号输入时闭环系统动态性能和稳态性能。（7分） 15、用图形仿真方法(Simulink)分析单位速度信号输入时闭环系统动态性能和稳态性能。 & （8分） 16、根据8、9、14、15、的分析，说明有波纹和无波纹的差别和物理意义。（4分） 三、进度安排 6月13至6月14：下达课程设计任务书；复习控制理论和计算机仿真知识，收集资料、熟悉仿真工具；确定设计方案和步骤。 6月14至6月16：编程练习，程序设计；仿真调试，图形仿真参数整定；总结整理设计、 仿真结果，撰写课程设计说明书。 6月16至6月17：完成程序仿真调试和图形仿真调试；完成课程设计说明书；课程设计答 辩总结。 [ 四、基本要求

FPGA数字跑表

电子信息工程专业 FPGA与ASIC设计实践教程 设计报告 班级：电子信息工程1303班 学号：201315110 姓名: 田佳鑫 日期：2015年11月4日 指导老师：何英昊

目录 1系统总体方案及硬件设计 (3) 1.1设计内容 (3) 1.2 设计要求 (3) 1.3 实现要求 (3) 2各模块设计及电路图 (3) 2.1设计项目简介 (3) 2.2分块设计代码 (4) 2.3总体框图设计 (7) 2.4管脚锁定图 (8) 3课程设计体会 (8)

1系统总体方案及硬件设计 1.1 设计内容 数字跑表电路 1.2设计要求 (1)跑表的计时范围为0.01—59min59.99s。 (2)具有异步清零、启动。计时和暂停功能。 (3)输入时钟频率为100Hz。 (4)要求数字跑表的输出能够直接驱动共阴极7段数码管。 1.3 实现要求 (1)分析功能要求,划分功能模块。 (2)编写各模块的Verilog HDL语言设计程序。 (3)在QuartusⅡ软件或其他EDA软件上完成设计和仿真。 (4)根据实验装置上的CPLD/FPGA芯片，在适配时选择相应的芯片，将设计生成配置文件或JEDEC文件，然后将配置文件或JEDEC文件下载到实验装置上运行，操作实验装置上设定的功能开关，验证设计功能。 2各模块设计及电路图 2.1 设计项目简介 主控模块分别连接6个数码管显示模块和分频模块，分频模块给主控模块的计数器提供时钟源，主控模块在按键的控制下，在其中计数器的作用下输出给数码管显示装置，实现跑表功能。 振荡器 控制按键分频器计 数 器 显 示

2.2分块设计代码 （1）分频模块： module fenpin(CLK,CLK2); //输入50MHz，输出分频到1Hz input CLK; output CLK2; reg CLK2; reg[31:0] counter2; parameter N2=5000000; always@(posedge CLK) begin if(counter2==250000) begin counter2<=0; CLK2<=~CLK2; end else counter2<=counter2+1; end endmodule （2）控制模块： module sz(clk,clr,pause,msh,msl,sh,sl,mh,ml); inputclk,clr; input pause; output[3:0]msh,msl,sh,sl,mh,ml; reg[3:0]msh,msl,sh,sl,mh,ml; reg cn1,cn2; always@(posedgeclk or posedgeclr) begin if(clr) begin {msh,msl}<=8'h00; cn1<=0; end else if(!pause) begin

数电课程设计题目汇总..

数电课程设计题目选 一、设计并制作一数字式温度计 〖基本要求〗采用电桥法，利用PT~100热电阻对0~200℃测温范围进行测量并送LED 数码管显示，要求测量分辨率为0.1℃,数据测量间隔时间为5秒。 〖提高要求〗1)针对不同的铂热电阻讨论不同的温度信号测量办法 2)利用电路对测温电路进行非线性校正，提高测温精度(电路非线性校正和EPROM 查表法非线性校正两种方法) 3)讨论误差的形成因素和减少误差的措施 4)进行简单的温度开关控制 〖参考原理框图〗系统参考原理框图如下： 〖主要参考元器件〗 MCl4433(1)，LM324(1)，七段数码管(4)，CD4511(1),MC1413(1),铂热电阻使用普通 精密电位器代替。 二、十二小时电子钟 〖基本要求〗利用基本数字电路制作小时电子钟，要求显示时分秒；并能实现校时和校分的功能。 〖提高要求〗1)针对影响电子钟走时精度的因素提出改进方案 2)增加日期显示 3)实现倒计时功能 4)整点报时(非语音报时) 5)定时功能 〖参考原理框图〗： 〖主要参考元器件〗：CD4060，74LS74，74LS161，74LS248 电桥电路 供电电路 时钟电路 放大电路 A/D 转换 显示电路 时校 分校 秒校 24进制时计数器 单次或连续的脉冲 60进制分计数器 分频器 60进制秒计数器 译码电路 晶体振荡器 显示电路 译码电路 显示电路 显示电路 译码电路

三、电平感觉检测仪 〖基本要求〗：采用光电式摇晃传感器，其检测范围为±90℃，每摇晃一度传感器就输出一个脉冲信号给计数单元，在给定时间内测量到的脉冲数目就能表明该人的电平感觉，测试时采用头戴式传感器、闭上双目，单脚立地：保持静止，开始测试。定时时间为1分钟 〖提高要求〗 〖参考原理、框图〗： 〖主要参考元器件〗CD4060，555，74LS74 四、便携式快速心律计 基本要求〗利用数字电路制作一便携式快速心律计，用于在较短时间内测量脉搏跳动速率：并使用LED 显示。 〖提高要求〗1）提高测量精度的方法 2)设计能比较准确测量1S 内心跳的电路 〖参考原理框图〗 〖主要参考元器件〗CD4060，4528，4518；4511，14526 五、数字式定时开关 〖基本要求〗设计并制作一数字式定时开关，此开关采用BCD 拨盘预置开关时间，其最大定时时间为9秒，计数时采用倒计时的方式并通过一位LED 数码管显示。此开关预置时间以后通过另一按钮控 制并进行倒计时，当时间显示为0时，开关发出开关信号，输出端呈现高电平，开关处于开态，再按按钮时，倒计时又开始。计时时间到驱动扬声器报警。 〖提高要求〗 l)输出部分加远距离(100m)继电器进行控制 2）延长定时时间 3)探讨提高定时精度的方法 〖参考原理框图〗 外部操作开关 〖主要参考元器〗：CC4511,CC14522,CD4060 传感器 基准时间产生电路 倍频器 放大与整形 控制电路 计数译码 显 示电 路 秒脉冲发生器 计时器 译码显示 控制电路 报警电路

课程设计之matlab仿真报告

西安邮电大学 专业课程设计报告书 院系名称：电子工程学院学生姓名：李群学号05113096 专业名称：光信息科学与技术班级：光信1103 实习时间：2014年4月8日至2014年4月 18日

一、课程设计题目： 用matlab 仿真光束的传输特性。 二、任务和要求 1、用matlab 仿真光束通过光学元件的变换。 ① 设透镜材料为k9玻璃，对1064nm 波长的折射率为1.5062，镜片中心厚度为3mm ，凸面曲 率半径，设为100mm ，初始光线距离透镜平面20mm 。用matlab 仿真近轴光线（至少10条）经过平凸透镜的焦距，与理论焦距值进行对比，得出误差大小。 ② 已知透镜的结构参数为101=r ，0.11=n ，51=d ，5163.121==' n n （K9玻璃）， 502-=r ，0.12=' n ，物点A 距第一面顶点的距离为100，由A 点计算三条沿光轴夹角分别为10、20、 30的光线的成像。试用Matlab 对以上三条光线光路和近轴光线光路进行仿真，并得出实际光线的球差大小。 ③ 设半径为1mm 的平面波经凸面曲率半径为25mm ，中心厚度3mm 的平凸透镜。用matlab 仿 真平面波在透镜几何焦平面上的聚焦光斑强度分布，计算光斑半径。并与理论光斑半径值进行对比，得出误差大小。（方法：采用波动理论，利用基尔霍夫—菲涅尔衍射积分公式。） 2、用MATLAB 仿真平行光束的衍射强度分布图样。（夫朗和费矩形孔衍射、夫朗和费圆孔衍射、夫朗和费单缝和多缝衍射。） 3、用MATLAB 仿真厄米—高斯光束在真空中的传输过程。（包括三维强度分布和平面的灰度图。） 4、（补充题）查找文献，掌握各类空心光束的表达式，采用费更斯-菲涅尔原理推导各类空心光束在真空中传输的光强表达式。用matlab 对不同传输距离处的光强进行仿真。 三、理论推导部分 第一大题 （1）十条近轴光线透过透镜时，理想情况下光线汇聚透镜的焦点上，焦点到像方主平面的距离为途径的焦距F ，但由于透镜的折射率和厚度会影响光在传输过程中所走的路径（即光程差Δ）。在用MATLAB 仿真以前先计算平行光线的传输路径。，R 为透镜凸面的曲率半径，h 为入射光线的高度，θ1为入射光线与出射面法线的夹角，θ2为出射光线与法线的夹角，n 为透镜材料的折射率。设透镜的中心厚度为d ，则入射光线经过透镜的实际厚度为：L=(R-d) 光线的入射角为：sinq1=h/R 折射角度满足：sinq2=nsinq1 而实际的光束偏折角度为：θ2-θ1。 由此可以看出，当平行光线照射透镜时，在凸面之前光线平行于光轴，在凸面之后发生了偏折，于光轴交汇一点，这一点成为焦点f ，折线的斜率为（-tan(θ2-θ1)）。 （2）根据题意可得，本题所讨论的是与光轴夹角不同的三条光线，经过透镜的两次反射后的成像问题。利用转面公式计算。

FPGA数字秒表设计

基于EDA的数字秒表 设计论文 班级：11电信二班 同组人员：孙兴义 20111060223 张忠义 20111060240

基于EDA的数字秒表设计 摘要：该设计是用于体育比赛的数字秒表,基于EDA在Quartus II 9.0sp2软件下应用VHDL语言编写程序,采用ALTRA公司CycloneII系列的EP2C8Q208 芯片进行了计算机仿真，并给出了相应的仿真结果。本设计有效的克服了传统的数字秒表的缺点采用EDA技术采取自上而下的设计思路。绘制出了具体的逻辑电路，最后又通过硬件上对其进行调试和验证。该电路能够实现很好的计时功能,计时精度高，最长计时时间可达一个小时。 关键字：数字秒表；EDA；FPGA；VHDL；Quartus II 1引言 在科技高度发展的今天，集成电路和计算机应用得到了高速发展。尤其是计算机应用的发展。它在人们日常生活已逐渐崭露头角。大多数电子产品多是由计算机电路组成，如：手机、mp3等。而且将来的不久他们的身影将会更频繁的出现在我们身边。各种家用电器多会实现微电脑技术。电脑各部分在工作时多是一时间为基准的。本文就是基于计算机电路的时钟脉冲信号、状态控制等原理设计出的数字秒表[1]。秒表在很多领域充当一个重要的角色。在各种比赛中对秒表的精确度要求很高，尤其是一些科学实验。他们对时间精确度达到了几纳秒级别。 2 设计要求 (1) 能对0秒～59分59.99秒范围进行计时，显示最长时间是59分59秒； (2) 计时精度达到0.01s； (3) 设计复位开关和启停开关，复位开关可以在任何情况下使用，使用以后计时器清零，并做好下一次计时的准备。设计由控制模块、时基分频模块，计时模块和显示模块四部分组成。各模块实现秒表不同的功能 3 数字秒表设计的目的 本次设计的目的就是在掌握EDA实验开发系统的初步使用基础上，了解EDA技术，对计算机系统中时钟控制系统进一步了解，掌握状态机工作原理，同时了解计算机时钟脉冲是怎么产生和工作的。在掌握所学的计算机组成与结构课程理论知识时。通过对数字秒表的设计，进行理论与实际的结合，提高与计算

集成电路课程设计(CMOS二输入及门)

） 课程设计任务书 学生姓名：王伟专业班级：电子1001班 指导教师：刘金根工作单位：信息工程学院题目: 基于CMOS的二输入与门电路 初始条件： 计算机、Cadence软件、L-Edit软件 要求完成的主要任务:（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求） & 1、课程设计工作量：2周 2、技术要求： （1）学习Cadence IC软件和L-Edit软件。 （2）设计一个基于CMOS的二输入的与门电路。 （3）利用Cadence和L-Edit软件对该电路进行系统设计、电路设计和版图设计，并进行相应的设计、模拟和仿真工作。 3、查阅至少5篇参考文献。按《武汉理工大学课程设计工作规范》要求撰写设计报告书。全文用A4纸打印，图纸应符合绘图规范。 时间安排： 布置课程设计任务、选题；讲解课程设计具体实施计划与课程设计报告格式的要求；课程设计答疑事项。 | 学习Cadence IC和L-Edit软件，查阅相关资料，复习所设计内容的基本理论知识。 对二输入与门电路进行设计仿真工作，完成课设报告的撰写。 提交课程设计报告，进行答辩。 指导教师签名：年月日系主任（或责任教师）签名：年月日

目录 # 摘要 (2) 绪论…....………………………………………….………………….. ..3 一、设计要求 (4) 二、设计原理 (4) 三、设计思路 (4) 3.1、非门电路 (4) 3.2、二输入与非门电路 (6) 、二输入与门电路 (8) } 四、二输入与门电路设计 (9) 4.1、原理图设计 (9) 4.2、仿真分析 (10) 4.3、生成网络表 (13) 五、版图设计........................ (20) 、PMOS管版图设计 (20) 、NMOS管版图设计 (22) 、与门版图设计 (23)

基于Simulink仿真双闭环系统综合课程设计报告书

课程设计 双闭环直流调速系统设计及仿真验证 学院年级：工程学院08级 组长：陈春明学号200830460102 08自动化1班成员一：陈木生学号 200830460103 08自动化1班 指导老师： 日期： 2012-2-28 华南农业大学工程学院

摘要 转速、电流双闭环调速系统是应用最广的直流调速系统，由于其静态性能良好，动态响应快，抗干扰能力强，因而在工程设计中被广泛地采用。现在直流调速理论发展得比较成熟，但要真正设计好一个双闭环调速系统并应用于工程设计却有一定的难度。 Matlab是一高性能的技术计算语言，具有强大的科学数据可视化能力，其中Simulink具有模块组态简单、性能分析直观的优点，方便了系统的动态模型分析。应用Simulink来研究双闭环调速系统，可以清楚地观察每个时刻的响应曲线，所以可以通过调整系统的参数来得出较为满意的波形，即良好的性能指标，这给分析双闭环调速系统的动态模型带来很大的方便。 本研究采用工程设计方法，并利用Matlab协助分析双闭环调速系统，依据自动控制系统快、准、稳的设计要求，重点分析系统的起动过程。 关键词：双闭环直流调速 Simulink 自动控制

目录 1、直流电机双闭环调速系统的结构分析．．．．．．．．．．．．．．．．．．．．．．． 1.1 双闭环调速系统的组成．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．． 1.2 双闭环调速系统的结构．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．． 2 、建立直流电机双闭环调速系统的模型．．．．．．．．．．．．．．．．．．．．．．．．．．．． 2.1 小型直流调速系统的指标及参数．．．．．．．．．．．．．．．．．．．．．．．．． 2.2 电流环设计．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．． 2.3 转速环设计．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．． 3、直流电动机双闭环调速系统的MATLAB仿真．．．．．．．．．．．．．．．．．．．． 3.1 系统框图的搭建．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．． 3.2 PI控制器参数的设置．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．． 3.3 仿真结果．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．． 4、结论与总结．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．． 5、参考资料．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．

数字跑表

清华大学 信息工程学院 课程设计报告书题目: 数字跑表 课程：数字系统设计 专业：电子信息科学与技术 班级： 学号： 学生姓名： 指导教师：

2014年 6月 20日 目录 1简介 (4) 1.1任务的提出 (4) 1.2方案论证 (4) 2总体设计 (5) 2.1整体方案设计和功能分割 (5) 2.2计时电路 (5) 3详细设计及仿真 (7) 3.1各功能模块的设计和实现 (7) 3.1.1控制模块 (7) 3.1.2计时器模块 (8) 3.1.3时基分频器模块 (9) 3.2软件设计 (10) 4总结 (11) 5总程序 (12) 参考文献 (15)

摘要 本设课程设计是基于FPGA的数字跑表的设计，利用VerilogHDL语言和QuartusII软件以及FPGA实验操作平台来实现的。本论文的重点是用硬件语言VerilogHDL来描述数字跑表，偏重于软件设计。大致内容是首先简单介绍了EDA的现状和前景VerilogHDL语言特点，应用平台FPGA，之后阐述了数字跑表的设计思想和大体的设计流程，最后进入本设计的核心设计部分，用VerilogHDL语言设计数字跑表电路，着重对各个模块进行了详细的分析和说明。 关键词：Verilog、HDL语言、QuartusII软件、数字秒表

1简介 1.1任务的提出 V erilog HDL语言是1983年GDA公司的Phil Moorby首创的，之后Moorby有设计了Verilog-XL仿真器获得很大成功，也使得Verilog HDL语言得到发展和推广。Verilog HDL 语言是在C语言的基础上发展而来的。从语法结构上看，Verilog HDL继承和借鉴了C语言的很多语法，两者有许多的相似之处，但Verilog HDL作为一种硬件描述语言，还是有本质的区别。即可适于可综合的电路设计，也可胜任电路和系统的仿真；能在多层次上对所设计的系统加以描述，从开关级、门级，寄存器传输级到行为级等都可以担任，而且没规模限制；灵活多变的电路描述风格，可进行行为描述，也可进行结构描述等；应用十分的广泛。QuartusⅡ软件是Atlera的CPLD/FPGA集成开发软件，具有完善的可视化设计环境，并具有标准的EDA工具接口，基于QuartusⅡ进行EDA设计开发需要以下步骤:设计输入、编译、仿真、编程与验证等。 根据设计要求，首先对数字跑表进行结构和功能的划分。计数器部分设三个输入端，分别为时钟输入（CLK），复位（CLR）和启动/暂停（PAUSE）按键。复位信号高电平有效，可对跑表异步清零；当启动/暂停键为低电平时，跑表开始计时，高电平时暂停，变低后在原来的数值基础上继续计数。然后计数器的每个位的值赋给六选一数据选择器，数据选择器选择的位值再赋给七段数码管译码器，这样就可以显示数字了。 1.2方案论证 本字跑表首先要从最低位的百分秒计数器开始，按照系统时钟进行计数。计数至100后向秒计数器仅为，秒计数器一百分秒计数器的进位位为时钟进行计数。计数至60后向分计数器进位，分计数器以秒计数器的进位位为时钟进行计数。 数字跑表巧妙地运用进位位作为时钟来减少计数的位数。如果统一使用系统时钟作为计数时钟，那秒计数器将是一个6000进制的计数器，额分计数器将是一个3600000进制的计数器。这将极大的浪费FPGA的逻辑资源。而使用进位位作为计数时钟，只需要一个100进制的计数器和两个60进制的计数器。 在实际的设计中，为了是计数器更加简单，计数器使用高低位两个计时器来实现。100进制计数器分别是最高位10进制计数器，地位10进制计数器，60进制计数器分别是高6进制计数器，低位10进制计数器。这样整个数字跑表使用6个计数器来实现。 同时由于10进制计数器重复使用了5次，可以使用独立的模块实现十进制计数器，这样就可以通过模块复用来节省整个模块使用的资源。 数字跑表提供了清零为CLR和暂停位PAUSE，百分秒的时钟信号可以通过系统时钟分频提供。分频至1/100s，即可实现真实的时间计数。详细的时钟分频设计渎职可以参考相关的资料实现。 代码中端口信号的定义: CLK:时钟信号 CLR:异步复位信号 PAUSE:暂停信号 MSH、MSL:百分秒的高位和低位 SH、SL:秒信号的高位和低位

基于FPGA的数字跑表设计报告

基于FPGA的数字跑表设计报告 姓名： 学号： 指导老师：李颖

摘要：本文详细介绍了数字秒表的设计指标，设计思路，设计方案，系统电路设计，系统单元模块设计，系统硬件实现与测试的结果。 一 引言 科技高度发展的今天，集成电路和计算机应用得到了高速发展。尤其是计算机应用的发展。它在人们日常生活已逐渐崭露头角。大多数电子产品多是由计算机电路组成，如：手机、mp3等。而且将来的不久他们的身影将会更频繁的出现在我们身边。各种家用电器多会实现微电脑技术。电脑各部分在工作时多是一时间为基准的。本文就是基于计算机电路的时钟脉冲信号、状态控制等原理设计出的数字秒表。秒表在很多领域充当一个重要的角色。在各种比赛中对秒表的精确度要求很高，尤其是一些科学实验。他们对时间精确度达到了几纳秒级别。 二 项目任务与设计思路 本项目的任务是掌握使用VHDL 语言的设计思想；熟悉ise 软件的使用；了解XILINX 学生EDA 实验板。了解 EDA 技术，对计算机系统中时钟控制系统进一步了解，掌握状态机工作原理，同时了解计算机时钟脉冲是怎么产生和工作的。在掌握所学的计算机组成与结构课程理论知识时。通过对数字秒表的设计，进行理论与实际的结合，提高与计算机有关设计能力，提高分析、解决 计算机技术实际问题的能力。通过课程设计深入理解计算机结构与控制实现的技术，达到课程设计的目标。 项目任务与设计思路 本项目的指标： 1、跑表精度为0.01秒 2、跑表计时范围为：1小时 3、设置开始计时/停止计时、复位两个按钮 4、显示工作方式：用六位BCD 七段数码管显示读数。 显示格式： 三 基于VHDL 方法设计方案 VHDL 的设计流程主要包括以下几个步骤： 1.文本编辑：用任何文本编辑器都可以进行，也可以用专用的 HDL 编辑环境。 通常VHDL 文件保存为.vhd 文件 2.功能仿真：将文件调入 HDL 仿真软件进行功能仿真，检查逻辑功能是否正确。 3.逻辑综合：将源文件调入逻辑综合软件进行综合，即把语言综合成最简的布尔表达式。逻辑综合软件会生成.edf 或.edif 的 EDA 工业标准文件。 4.布局布线：将.edf 文件调入PLD 厂家提供的软件中进行布线，即把设 分 秒 0.01秒

CMOS模拟集成电路课程设计

电子科学与技术系 课程设计 中文题目：CMOS二输入与非门的设计 英文题目: The design of CMOS two input NAND gate 姓名：张德龙 学号： 1207010128 专业名称：电子科学与技术 指导教师：宋明歆 2015年7月4日

CMOS二输入与非门的设计 张德龙哈尔滨理工大学电子科学与技术系 [内容摘要]随着微电子技术的快速发展，人们生活水平不断提高，使得科学技术已融入到社会生活中每一个方面。而对于现代信息产业和信息社会的基础来讲，集成电路是改造和提升传统产业的核心技术。随着全球信息化、网络化和知识经济浪潮的到来，集成电路产业的地位越来越重要，它已成为事关国民经济、国防建设、人民生活和信息安全的基础性、战略性产业。 集成电路有两种。一种是模拟集成电路。另一种是数字集成电路。本次课程设计将要运用S-Edit、L-edit、以及T-spice等工具设计出CMOS二输入与非门电路并生成spice文件再画出电路版图。 [关键词]CMOS二输入与非门电路设计仿真

目录 1.概述 (1) 2.CMOS二输入与非门的设计准备工作 (1) 2-1 .CMOS二输入与非门的基本构成电路 (1) 2-2.计算相关参数 (2) 2-3.电路spice文件 (3) 2-4.分析电路性质 (3) 3、使用L-Edit绘制基本CMOS二输入与非门版图 (4) 3-1.CMOS二输入与非门设计的规则与布局布线 (4) 3-2.CMOS二输入与非门的版图绘制与实现 (5) 4、总结 (6) 5、参考文献 (6)

1．概述 本次课程设计将使用S-Edit画出CMOS二输入与非门电路的电路图，并用T-spice生成电路文件，然后经过一系列添加操作进行仿真模拟，计算相关参数、分析电路性质，在W-edit中使电路仿真图像，最后将电路图绘制电路版图进行对比并且做出总结。 2.CMOS二输入与非门的设计准备工作 2-1 .CMOS二输入与非门的基本构成电路 使用S-Edit绘制的CMOS与非门电路如图1。 图1 基本的CMOS二输入与非门电路 1