EDA填空简答

1-1.EDA技术与ASIC设计和FPGA开发有什么关系? 答：利用EDA技术进行电子系统设计的最后目标是完成专用集成电路ASIC的设计和实现；FPGA和CPLD是实现这一途径的主流器件。FPGA和CPLD通常也称为可编程ASIC。FPGA和CPLD的应用是EDA技术有机融合软硬件电子设计技术、SoC和ASIC设计，及对自动设计与自动实现最典型诠释。1-3.什么是综合? 答：在电子设计领域中综合表示为：将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程。

有哪些类型?答：1从自然语言转换到VHDL语言算法表示，即自然语言综合。2从算法表示转换到寄存器传输级，即从行为域到结构域的综合，即行为综合。3从RTL级表示转换到逻辑门(包括触发器)的表示，即逻辑综合。4从逻辑门表示转换到版图表示(ASIC设计)，或转换到FPGA的配置网表文件，可称为版图综合或结构综合。

综合在EDA中的地位?答:核心地位。综合器具有更复杂的工作环境，综合器在接受VHDL程序并准备对其综合前，必须获得与最终实现设计电路硬件特征相关的工艺库信息，以及获得优化综合的诸多约束条件信息；根据工艺库和约束条件信息，将VHDL程序转化成电路实现的相关信息。

1-4在EDA技术中，自顶向下的设计方法的重要意义是什么? 答：在EDA技术，自顶向下的设计方法是在整个设计流程中各设计环节逐步求精的过程。它使系统分解为各个模块的集合之后，可对设计的每个独立模块指派不同工作小组。小组可工作在不同地点，甚至不同单位，最后将不同模块集成为最终的系统模型，并对其进行综合测试和评价。1-5 IP在EDA技术的应用和发展中的意义是什么? 答：IP核具有规范的接口协议，良好的可移植与可测试性，为系统开发提供了可靠的保证。

1-6叙述EDA的FPGA/CPLD设计流程。答：1.设计输入(原理图/HDL文本编辑)2.综合3.适配4.时序仿真与功能仿真5.编程下载6.硬件测试。

5-2 δ是什么?在VHDL中，δ有什么用处?答：在VHDL仿真和综合器中，默认的固有延时量（数学上一个无穷小量），被称为δ延时。信号赋值中未给出固有延时情况下，VHDL仿真器和综合器将自动为系统中的信号赋值配置一足够小而又能满足逻辑排序的延时量δ；使并行语句和顺序语句中的并列赋值逻辑得以正确执行。5-4说明信号和变量的功能特点，以及应用上的异同点。P128~P129答：变量：变量是一个局部量，只能在进程和子程序中使用。变量不能将信息带出对它做出定义的当前结构。变量的赋值是一种理想化的数据传输，是立即发生的，不存在任何延时行为。变量的主要作用是在进程中作为临时的数据存储单元。信号：信号是描述硬件系统的基本数据对象，其性质类似于连接线；可作为设计实体中并行语句模块间的信息交流通道。信号不但可以容纳当前值，也可以保持历史值；与触发器的记忆功能有很好的对应关系。5-5．何是重载函数？重载算符用？调用？答1根据操作对象变换处理功能2用于两不同类型操作数据自动转换成同种，并进行运算处理3采用隐式方式调用，无需事先声明。5-6在VHDL设计中，给时序电路清零(复位)有两种力方法，它们是什么?解：设Q定义成信号，一种方法：Q<=“000…000”；其中“000…000”反映出信号Q的位宽度。第二种方法：Q<=(OTHERS=>‘0’)；其中OTHERS=>‘0’不需要给出信号Q的位宽度，即可对Q清零。

EDA定义：是以CPLD和FPG芯片为基础，利用硬件描述语言和EDA工具软件自动完成的具有系统功能能的电路设计。层次化设计方法：在设计时通常结合以上两种方法。其核心思想：模块化、元件重用。EDA设计流程：系统定义；模块划分；设计输入；功能仿真。VHDL实体作为一个设计实体的组成部分，其功能是对这个设计实体与外部电路进行接口描述。实体是设计实体的表层设计单元，实体说明部分规定了设计单元的输入输出接口信号或引脚，它是设计实体对外的一个通信界面。