浅析多核计算机系统结构

浅析多核计算机系统结构

摘要：多核技术成为当今处理器技术发展的重要方向，已经是计算机系统设计者必须直面的现实。从计算机系统结构的角度探讨了同构与异构、通用与多用等多核处理器的类型，讨论了多核处理器对计算机系统结构设计带来的挑战。

关键词：多核；结构设计；系统结构

引言

多核技术最早应用于数字信号处理的 DSP 处理器，经过十几年的发展，已成为信号处理、网络信息处理等专业方向针对多路信号处理普遍采用的技术。本世纪初多核技术在通用处理器上开始应用，IBM 的Power4 成为首个双核通用处理器，成为处理器芯片能力继续按摩定律提升的新的技术手段。

多核技术的普遍采用，引发了系统设计的新局面。其一，处理器芯片的单位性能增长，使系统的能力随之提高；其二，获取芯片性能的方法发生变化，如何使多个核心发挥出效益成为新的问题；其三，处理器芯片内核心个数的增加使得系统一下子进入多核的并行局面，并行技术从系统层面、部件层面进入了芯片层面，如，芯片内的核间通信、多 cache 一致性已经成为通用处理器必需面对的技术，也致使处理器结构复杂性大大增加。

本文试图从多核处理器技术的诞生、发展趋势、结构设计以及所面临的挑战等方面对多和计算机系统结构进行浅析。

一、多核技术的出现与发展

1996年，斯坦福大学研制出世界上第一款多核处理器的原型系统Hydra。此后，多核处理器的相关研究与商业应用开始蓬勃发展。短短10年时间，双核(Daul-Core)处理器芯片成为通用微处理器市场的主流产品，2005年4月，英特尔推出简单封装双核的奔腾D和奔腾4至尊版840处理器；AMD在之后也发布了双核皓龙(Opteron)和速龙(Athlon)64×2和处理器。但真正的“双核元年”则被认为是2006年7月23日，英特尔基于酷睿(CORE)架构发布的处理器。同年11月，英特尔又推出面向服务器、工作站和高端个人电脑的至强(Xeon)5300和酷睿双核、四核的至尊版系列处理器。与上一代台式机处理器相比，酷睿2双核处理器在性能方面提高40%，功耗反而降低40%；AMD也推出了双核、三核以及四核的“皓龙”芯片；IBM多核(Multi-Core)开始向众核(Many-core)的方向发展。Sony与IBM等公司合作研发的针对图形运算的CELL芯片拥有9个核；SUN 公司的Ultrasparc T1有8个核；Clearspeed的Cx600达到96个核；CISCO

的NPU有192个核；日本RIK-EN针对N-body计算的Grape-DR处理器达到512个核。

多核处理器技术的研究在国内起步较晚，但发展势头迅猛。2008年Hot Chips 大会上，中国研究人员就展出了龙芯3的核心架构。由中科院主导，我国已经成功生产出65nm制程的多核“龙芯3”处理器，有四核和八核两个版本，时钟主频均为1GHz。“龙芯3”的特色在于采用分布式、可扩展的架构，使用了MIPS64内核，增加了超过200条的×86二进制转换和多媒体加速指令。清华大学信息科学技术国家实验室CPU中心汪东升教授和他的团队目前也致力于多核处理器的研究，在2009年中国计算机大会上，他们从产业界和学术界的角度出发，针对多核系统设计中的关键问题、面向多核环境的操作系统、并行编程、并行编译、可重构等方面展开讨论，系统阐述了我国多核处理器技术的研究思路、发展方向及面临的挑战。

二、多核发展趋势

多核处理器产生的直接原因是替代单处理器，解决微处理器的发展瓶颈，但发展多核的深层次原因还是为了满足人类社会对计算性能的无止境需求，而且这种压力还会持续下去。即便在当前，设计者已经有效地将多核性能提高到了一个新的水平，可是人们对性能的渴望并未就此泯灭。为了实现高性能、低功耗和高应用性的目标多核处理器呈现以下几种发展趋势：

(1) 多核上将集成更多结构简单、低功耗的核心。为了满足性能需求，通过集成更多核心来提高性能是必然选择，但是核心的结构也必须考虑。因为如果核心结构过于复杂，随着核心数量的增多，不仅不能提升性能，还会带来线延迟增加和功耗变大等问题。例如，2007 年 Tilera 公司和 Plurality 公司分别推出自己的 64 核处理器产品，而 Intel 公司也将推出 80个核心的低功耗处理器。

(2) 异构多核是一个重要的方向。研究表明，将结构、功能、功耗、运算性能各不相同的多个核心集成在芯片上，并通过任务分工和划分将不同的任务分配给不同的核心，让每个核心处理自己擅长的任务，这种异构组织方式比同构的多核处理器执行任务更有效率，实现了资源的最佳化配置，而且降低了整体功耗。

(3) 多核上应用可重构技术。大规模高性能可编程器件的出现，推动了现场可编程门阵列(field programmable gate arrays，FPGA) 技术的发展。在芯片上应用 FPGA 技术有高灵活性、高可靠性、高性能、低能耗和低成本多种优势。微处理器设计人员注意到了这种优势，并将 FPGA 等可重构技术应用到多核结构上，让结构具备可重构性和可编程性。这种创新思路大大提高了多核的通用性和运算性能，使处理器既有了通用微处理器的通用性，又有专用集成电路的高性能，使之兼具了灵活性、高性能、高可靠、低能耗等众多优良特点。

三、多核计算机结构设计

从所包含的处理器核结构的角度来看，多核处理器分为同构多核处理器和异构多核处理器。同构与异构是多核处理器主要的两种结构形态。同构多核处理器中处理器芯片内部的所有内核结构完全相同，各个内核具有等同的地位。异构多核处理器中异构多核处理器芯片内部采用多种功能不同的内核，一般是由负责管理调度的主核和负责计算的从核构成，或者由承担定点、浮点、特殊计算等不同计算功能的多种内核组成。从应用的角度来说，目前的同构多核处理器大多数由通用的处理器核组成，每个处理器核可以独立地执行任务，与通用单核处理器结构相近。异构多核处理器通常同时集成通用处理器、DSP、媒体处理器、网络处理器等多种类型的处理器内核，各个内核针对不同的需求，从而提高应用的计算性能。其中，通用处理器核常作为主核控制处理器以进行通用计算，而其他处理器核用于加速特定的应用。

3.1 同构多核处理器结构

同构多核结构的处理器主要有 Intel、AMD、IBM和 SUN 的产品。目前，双核和四核处理器是主流，它们的共同点是采用对称设计，设置多级缓存，共享二级或三级缓存，核间用高速总线或开关互连，增强多媒体处理和特殊应用能力，采用智能功耗管理技术，支持虚拟化技术等。

同构多核处理器的核数有继续扩大的趋势，正在研究一种称作 Tile（块）结构的新型多核处理器，可以将核数增至数十个以上。Tile（块）结构是一种把无布线延迟问题的小尺寸功能块，按一定规则排列构成高速处理器的方式。这种方式由于受到小尺寸功能块的制约，可以大大减轻在 Tile 内部产生布线延迟问题。另外，由于信息传输仅在物理位置相距很近的几个Tile 间进行，因而也使Tile 间的通信延迟得以缓解。Tile 结构与超标量处理器最大不同在于：（1）Tile 处理器是由多个采用相同设计的功能块按一定规则排列构成的，其功能部件主要有计算单元、Tile 间连接布线和路由器等；

（2）传统处理器设计只是对高速缓存和互连网络进行了优化以谋求更高的性能，而 Tile 处理器为了克服布线延迟，在芯片上配置多个结构完全相同的Tile 单元，以提高设计的可重用性，减轻验证等作业的负担；

（3）Tile 结构大多采用在增加 Tile 单元数时，不降低工作频率的就近连接网络。

美国马萨诸塞大学正在开发的 Raw 处理器是Tile 结构的先驱。IBM 和德克萨斯大学也正在开发一款采用 Tile 结构的 TRIPS 处理器。此外，日本也在进行相关研究，即正在研制一种世界尖端的称为 ALU-Net 的大规模数据通路处理器。

3.2 异构多核处理器结构

微处理器结构在未来数年内将发生革命性变化，那就是多核架构将从通用的对称设计迁移到“主核心+协处理器”的非对称设计，亦即处理器中只有少数通用核心承担任务指派功能，诸如浮点运算、视频解码、Java 语言执行等任务都可以由专门的硬件核心来完成，由此实现处理器执行效率和最终性能的大幅度跃升。IBM 的 Cell、Intel 的 Many-core 和 AMD Hyper－Transport 协处理器平台，便是该思想的典型代表。

异构多核处理器体系结构的设计方法已经从单纯的多处理器核的统一构建发展为根据需求进行的自动化构建，逐渐从通用的设计目标转化为面向某一特定领域专用的设计目标。随着工艺的发展和应用程序需求的提高，使用可配置的、具有基本加速功能单元的处理器核作为多核处理器的节点已经不足以满足性能需求。而使用定制理器核作为异构多核处理器的节点进行更加灵活高效的多处理器核配置，是异构多核处理器体系结构发展的重要趋势。同时，异构多核处理器体系结的设计需要在不同体系结构的处理器核之间进行任务的映射以及任务间的通信。如何构建高效的异构多核处理器的设计开发平台，进行有效的软硬件任务划分后进行任务映射，都是当前该领域的重要研究内容。

3.3多核处理器对系统结构设计的影响

多核技术能充分利用芯片集成度提高带来的诸多好处，使处理器芯片性能成倍的增加。但是，很明显，原本基于单核的计算机系统中的系统级的一些问题也随之引入到了处理器芯片内部，直接对系统结构设计产生影响，如系统的多级并行问题、芯片内的核间通信问题、多 Cache 一致性问题、芯片间互连问题等等，系统功耗问题、存储器墙问题也会进一步加剧。

四、多核技术面临的挑战

多核处理器虽然拥有芯片集成度高、指令并行度高、器件设计验证方便等诸多优势，而且还继承了传统单处理器研究中的某些成果，例如同时多线程、宽发射指令、降压低功耗技术等，但它毕竟是一种新的结构，在多核结构设计和应用开发中出现了很多新问题，这些问题成为制约多核处理器技术进步的重要因素，给多核处理器的未来发展提出了挑战。

4.1核心结构的选择难题

目前多核处理器的核心结构主要有同构和异构两种。同构结构采用对称设计，原理简单，硬件上较易实现。当前主流的双核和四核处理器基本上都采用同构结构。同构设计的问题在于：随着核心数量的不断增多，如何保持各个核心的数据

一致；如何满足核心的存储访问和I/O访问需求；如何选择一个各方面性能均衡、面积较小以及功耗较低的处理器；如何平衡若干处理器的负载和任务协调等。

与同构结构相比，异构的优势是通过组织不同特点的核心来优化处理器内部结构，实现处理器性能的最佳化，而且能有效地降低功耗。但是异构结构也存在着一些难点。首先，搭配哪几种不同的核，核心间任务如何分工以及如何实现；其次，结构是否具有良好的扩展性，还是受到核心数量的限制；再者，处理器指令系统设计和实现也是问题。因为不同核所用的指令系统对系统的实现也是很重要的，那么采用这些不同的核，是采用相同的指令系统还是不同的指令系统，能否运行操作系统等，也是需要考虑的内容。

4.2功耗问题

传统单处理器的一个瓶颈就是随着频率的提升，功耗越来越高，最终使得芯片无法正常运行。在早期的多核处理器设计中，主要通过降低核心频率来降低处理器的功耗，但是这样限制了核心的运算性能，并没有从根本上实现高性能、低功耗的目的。功耗过高不仅导致能源消耗，而且热堆积和过高的功耗密度也会对系统稳定性造成影响。现在一个芯片上可以集成10亿以上的晶体管，如此众多的片上资源，如何控制它的功耗，保持较高性能，成为了一个重要的问题。在多核处理器产生以前，低功耗技术主要有降低动态消耗和降低静态消耗技术两方面。动态消耗包括处理器内部各元件正常工作时所消耗的电能，例如电容性的充放电、切换频率、逻辑门的状态转换等。降低动态消耗一直以来都是人们研究的重点，而且技术比较成熟。降低动态消耗技术现在主要有多元功能电压技术、动态电压调节、时钟屏蔽技术等。静态消耗技术是指来自漏电流的功率消耗，特点是即使元件处在空闲状态也会消耗电能，具体包括亚阈值漏电流和门漏电流。降低静态消耗技术的主要技术有通道长度调整、寄存器锁存技术、能量选通技术等。

4.3操作系统设计

由于多核内部有多个核心，因此就存在任务分配、调度、仲裁以及平衡负载等问题，多核之间的任务调度是充分利用多处理器性能的关键。现有的操作系统还无法有效地支持多核处理器的任务运行。为满足实时处理的要求，均衡各处理器负载，任务调度机制需要研究的内容有设计和优化分布式实时任务调度算法、动态任务迁移技术等。

五、结束语

多核处理器结构通过采用简化单核结构、增加核心数目和片上部件等结构设计方法提高了处理器性能，适应了工艺发展和应用的需求，逐步成为了应用的主流。多核下一步深入发展是需要解决低功耗和应用开发等几个重要问题，而这些

问题的解决是一个综合考虑的过程。它要求研究人员需要根据设计目标和应用需求采用适当的技术和解决方案，不能一味使用某些技术，需要多方面权衡的选择。因此，深入理解各项关键技术是多核结构设计和实现的基础，而对多核结构设计的研究又将推动多核技术的发展。总的来看，多核正向着众核方向发展，并呈现多核心、低功耗、异构和可重构等几个方面的趋势。虽然现阶段多核发展仍面临众多挑战，但多核的未来值得期待

参考文献

[1]多核技术——百度百科[EB/OL]https://www.docsj.com/doc/4f16891430.html,/view/980734.htm.

[2]黄国睿,张平,魏广博.多核处理器的关键技术及其发展趋势[J].计算机工程与设计2009,30(10):2414-2418.

[3]Microsoft.The manycore shift:Microsoft parallel computing initiative ushers computing into the next era[R].Microsoft,2007.

[4]陈芳园,张冬松,王志英.异构多核处理器体系结构设计研究[J].计算机工程与科学2011,33(12):27-36.

计算机系统结构模拟试题(5)

计算机组成原理模拟试题（2） 一、填空题:04分，每题02分 1、X=-0.1001 ［X］原=_____________ [X］补=_____________［-X］补=_____________ Y=0.0101 ［Y］原=_____________ ［Y］补=_____________ [-Y］补=_____________ ［X+Y］补=_____________ 2、对西文输出的字符设备，在计算机的内存储器中存储的是字符数据的每个字符的_____________码，输出(包括显示或打印)的则是每个字符的_____________，设备中的字符发生器的主要功能是解决从字符的_____________码和字符的_____________间的对应关系。 二、单选题:20分，每题02分 3、32 x 32点阵汉字的机内编码需要。 A: 16个字节 B: 32个字节 C: 32×2个字节 D: 32×4个字节 4、某机字长32位，采用原码定点整数表示，符号位为1位，数值位为31位，则可表示的最大正整数为，最小负整数为。 A: B: C: D: 5、在定点二进制运算器中，减法运算一般通过来实现。 A: 原码运算的二进制减法器 B: 补码运算的二进制减法器 C: 补码运算的十进制加法器 D: 补码运算的二进制加法器 6、在浮点数运算中产生溢出的原因是。 A: 运算过程中最高位产生了进位或借位 B: 参加运算的操作数超出了机器的表示范围 C: 运算的结果的阶码超出了机器的表示范围 D: 寄存器的位数太少，不得不舍弃最低有效位 7、无论如何划分计算机的功能部件，控制器部件中至少含有。 A: PC、IP B: PC、IR C: IR、IP D: AR、IP 8、某存储器容量为32K×16位，则 A: 地址线为16根，数据线为32根 B: 地址线为32根，数据线为16根

计算机组成与系统结构第二章习题及答案

、填空题（20 每空 2 分） 1. 计数制中使用的数据个数被称为________ 。（基） 2. 移码常用来表示浮点数的_ 部分，移码和补码比较，它们除_外, 其他各位都相同。（阶码，符号位） 3. 码值80H: 若表示真值0, 则为_; 若表示-128 ，则为_ ； 若表示-127 ，则为____ ; 若表示-0, 则为 ____ 。（移码补码反 码原码） 4. 在浮点运算过程中，如果运算结果的尾数部分不是_ 形式，则需要进行规格化处理。设尾数采用补码表示形式，当运算结果—时, 需要进行右规操作；当运算结果________________________________ 时，需要进行左规操作。 （规格化溢出不是规格化数） 二、选择题（20 每题 2 分） 1. 以下给出的浮点数，_______ 规格化浮点数。（B ） A. 2 八-10 X 0.010101 B . 2 八-11 X 0.101010 C. 2 八-100 X 1.010100 D . 2 八-1 X 0.0010101 2. 常规乘除法器乘、除运算过程采用部分积、余数左移的做法，其好处是 。（ C ）

A. 提高运算速度 B. 提高运算精度 C.节省加法器的位数 D. 便于控制 3. 逻辑异运算10010011 和01011101 的结果是_____ 。（B） A.01001110 B.11001110 C.11011101 D.10001110 4. _________浮点数尾数基值rm=8, 尾数数值部分长 6 位，可表示的规 格化最小正尾数为。（Q 1. A.0.5 B.0.25 C.0.125 D.1/64 5?当浮点数尾数的基值rm=16, 除尾符之外的尾数机器位数为8 位时, 可表示的规格化最大尾数值是_____________ 。（D） A.1/2 B.15/16 C.1/256 D.255/256 6. 两个补码数相加，采用1 位符号位，当_时表示结果溢出。（D） A、符号位有进位 B、符号位进位和最高数位进位异或结果为0 C符号位为1D、符号位进位和最高数位进位异或结果为1 7. 运算器的主要功能时进行_ 。（0 A、逻辑运算 B、算术运算 C、逻辑运算和算术运算 D、只作加法 8. 运算器虽有许多部件组成，但核心部件是_______ 。（B） A、数据总线 B、算术逻辑运算单元 C、多路开关 D、累加寄存器9?在定

计算机体系结构第五章练习题参考解答

第 五 章 5.34 在一个采用组相联映象方式的Cache 存储系统中，主存由B 0～B 7共8块组成，Cache 有2组，每组2块，每块大小为16B 。在一个程序执行过程中，访存的主存块地址流为：B 6，B 2，B 4，B 1，B 4，B 6，B 3，B 0，B 4，B 5，B 7，B 3。 (1)写出主存地址的格式，并标出各字段的长度。 (2)写出Cache 地址的格式，并标出各字段的长度。 (3)指出主存与Cache 之间各个块的映象关系。 (4)若Cache 的4个块号为C 0、C 1、C 2和C 3，列出程序执行过程中的Cache 块地址流。 (5)若采用FIFO 替换算法，计算Cache 的块命中率。 (6)若采用LRU 替换算法，计算Cache 的块命中率。 (7)若改为全相联映象方式，再做(5)和(6)。 (8)若在程序执行过程中，每从主存装入一块到Cache ，平均要对这个块访问16次，计算在这种情况下的Cache 命中率。 解：（1）（2）采用组相联映象时，主存和Cache 地址的格式分别为： 主存按Cache 的大小分区，现主存有8个块，Cache 有2×2=4个块，则主存分为8/4=2 个区，区号E 的长度为1位。又每区有2个组，则组号G 、g 的长度都为1位。而每组有2个块，则块号B 、b 的长度又都为1位。每块大小为16个存储字，故块内地址W 、w 的长度都为4位。 （3）根据组相联映象的规则，主存块0～7与Cache 块0～3之间的映象关系为：主存块0、1、4、5与Cache 块0、1之间全相联，主存块2、3、6、7与Cache 块2、3之间全相联。 （4）根据组相联映象的规则，该主存块地址流相应的一种Cache 块地址流如下表所示（组内替换算法为FIFO ）。 时间： 1 2 3 4 5 6 7 8 9 10 11 12 主存块地址流： B 6 B 2 B 4 B 1 B 4 B 6 B 3 B 0 B 4 B 5 B 7 B 3 Cache 块地址流： C 2 C 3 C 0 C 1 C 0 C 2 C 2 C 0 C 0 C 0 C 3 C 2 （5）组内替换算法采用FIFO 时，Cache 块0～3的使用过程如下表所示。 时间： 1 2 3 4 5 6 7 8 9 10 11 12 主存块地址流： B 6 B 2 B 4 B 1 B 4 B 6 B 3 B 0 B 4 B 5 B 7 B 3 Cache 块0 Cache 块1 Cache 块2 Cache 块3 命中 命中 命中 可见命中三次，Cache 块命中率为H i = 3/12 = 0.25。 （6）组内替换算法采用LRU 时，Cache 块0～3的使用过程如下表所示。

北邮研究生 高级计算机系统结构

计算机系统结构的发展历程 课程：高级计算机系统结构 姓名： 学号： 班级：

2015年12月 一、计算机系统结构 随着当今社会和科技的飞速发展，自四十年代计算机问世以来，计算机科学更是发展迅速，应用领域不断扩展计算机的普及和广泛应用，现代社会正朝着高度信息化，自动化方向发展。计算机逐渐成为社会必不可少的支柱力量。 计算机系统是按人的要求接收和存储信息，自动进行数据处理和计算，并输出结果信息的机器系统。计算机是脑力的延伸和扩充，是近代科学的重大成就之一。计算机系统由硬件系统和软件系统组成。前者是借助电、磁、光、机械等原理构成的各种物理部件的有机组合，是系统赖以工作的实体。后者是各种程序和文件，用于指挥全系统按指定的要求进行工作。 而计算机系统结构是计算机的的机器语言程序员或编译程序编写者所看到的外特性。所谓外特性，就是计算机的概念性结构和功能特性，主要研究计算机系统的基本工作原理，以及在硬件、软件界面划分的权衡策略，建立完整的、系统的计算机软硬件整体概念。其也称为计算机体系结构，它是由计算机结构外特性，内特性，微外特性组成的。经典的计算机系统结构的定义是指计算机系统多级层次结构中机器语言机器级的结构，它是软件和硬件/固件的主要交界面，是由机器语言程序、汇编语言源程序和高级语言源程序翻译生成的机器语言目标程序能在机器上正确运行所应具有的界面结构和功能。 以最常见的冯诺依曼计算机为例，计算机系统结构包含了以下几个方面： 1.指令集架构（Instruction set architecture；简称ISA）：被视为一种机器语言， 包含了许多相关的指令集（存储器定址、处理器控制，寄存器控制等等……）。 2.微体系结构/微架构（Microarchitecture）或称计算机组织（Computer

计算机系统结构模拟试题5

计算机组成原理模拟试题（2）一、填空题:04分，每题02分 =_____________ [X］补=_____________补-X］［1、 X=-0.1001 ［X］原 =_____________ =_____________ =_____________ [-Y］补Y］原=_____________ ［］补 Y=0.0101 ［Y ］补=_____________ ［X+Y对西文输出的字符设备，在计算机的内存储器中存储的是 字符数据的每个字符的、 2，设备中的字符_____________(包括显示或打印)的则是每个字 符的码，输出_____________间的对应关_____________发生器的主要功能是解决从字符的 _____________码和字符的系。分二、单选题:20分，每题02 。3、 32 x 32点阵汉 字的机内编码需要 A: 16个字节 B: 32个字节 2个字节 C: 32×个字节 D: 32×4位，则可表示位，数值位为314、某机字长32位，采 用原码定点整数表示，符号位为1 。，最小负整数为的最大正整数为 A: B: C: D: 来实现。 5、在定点二进制运算器中，减法运算一般通过 A: 原码运算的二进制减法器 B: 补码运算的二进制减法器 C: 补码运算的十进制加法器 D: 补码运算的二进制加法器 。 6、在浮点数运算中产生溢出的原因是运算过程中最高位产生了进位或借位 A: 参加运算的操作数超出了机器的表示范围B: C: 运算的结果的阶码超出了机器的表示范围寄存器的位数太少，不得不舍弃最低有效位 D: 。 7、无论如何划分计算机的功能部件，控制器部件中至少含有 IP A: PC、 IR B: PC、、IP C: IR D: AR、IP 8、某存储器容量为32K×16位，则 A: 地址线为16根，数据线为32根 根16根，数据线为32地址线为B: C: 地址线为15根，数据线为16根 D: 地址线为15根，数据线为32根 9、在统一编址方式下，存储单元和I/O设备是靠指令中的来区分的。

吉林大学 计算机系统结构题库 第二章

第二章计算机指令集结构 知识点汇总： 指令集设计、堆栈型机器、累加器型机器、通用寄存器型机器、CISC、RISC、寻址方式、数据表示 简答题 1.增强CISC机器的指令功能主要从哪几方面着手？（CISC） (1) 面向目标程序增强指令功能。 (2) 面向高级语言和编译程序改进指令系统。 (3) 面向操作系统的优化实现改进指令系统。 2.简述CISC存在的主要问题。（知识点：CISC） 答：（1）CISC结构的指令系统中，各种指令的使用频率相差悬殊。 （2）CISC结构指令系统的复杂性带来了计算机系统结构的复杂性，这不仅增加了研制时间和成本，而且还容易造成设计错误。 （3）CISC结构指令系统的复杂性给VLSI设计增加了很大负担，不利于单片集成。 （4）CISC结构的指令系统中，许多复杂指令需要很复杂的操作，因而运行速度慢。 （5）在CISC结构的指令系统中，由于各条指令的功能不均衡性，不利于采用先进的计算机系统结构技术来提高系统的性能。 3.简述RISC的优缺点及设计RISC机器的一般原则。（知识点：RISC） 答：（1）选取使用频率最高的指令，并补充一些最有用的指令。 （2）每条指令的功能应尽可能简单，并在一个机器周期内完成。 （3）所有指令长度均相同。 （4）只有load和store操作指令才访问存储器，其它指令操作均在寄存器之间进行。 （5）以简单、有效的方式支持高级语言。 4.根据CPU内部存储单元类型，可将指令集结构分为哪几类？（知识点：堆栈型机器、累加器型机器、通用寄存器型机器） 答：堆栈型指令集结构、累加器型指令集结构、通用寄存器型指令集结构。 5.常见的三种通用寄存器型指令集结构是什么？（知识点：通用寄存器型机器） 答：（1）寄存器－寄存器型。 (2)寄存器－存储器型。 (3)存储器－存储器型。

计算机系统结构模拟题

《计算机系统结构》模拟题 一．判断是非题,对的打√，错的打× 1.系列机是指由一个厂家生产的具有相同组成，但具有不同系统结构和实现的一系列不同型号的机器。 （ × ） 2.Cray 1向量处理机中，由于每个向量寄存器的长度为64，当实际需要处理的向量长度大于64时，它就不能够处理了。 （ × ） 3.按照Flynn 分类法，Illiac IV 阵列处理机是MIMD 计算机。 （ × ） 4.多级混洗交换网络是阻塞网络。 （ √ ） 二．填空题 1．多机系统的互连网络的通信模式可分为4种，其中，一对一的通信模式称为____单播_____模式，一对全体的通信模式为_____广播____模式，多对多的通信模式为____会议_____模式。 2．SIMD 计算机和流水线向量处理机都可以执行向量指令，前者采用___资源重复______并行性，后者采用___时间重叠______并行性。 3．系列机软件兼容必须做到___向后_____兼容，力争做到___向上_____兼容。 4．流水线消除瓶颈段的方法有____细分_____和____重复设置瓶颈段（可交换次序）_____2种方法。 5．设通道数据传送过程中，选择一次设备的时间为 s T ，传送一个字节的时间为D T ，则字 节多路通道最大流量等于____ D s T T 1 _____。 6．Illiac IV 8×8阵列中，网络直径为____7_____。 7．对堆栈型替换算法，增大分配给程序的___主存页面______，对第一级存储器的命中率就会单调____上升_____。 8．从网络的任何结点看，若网络拓扑结构都是相同的，则称这样的网络是___对称______网络。 三．单项选择题 1.在计算机系统层次结构中，从下层到上层，各层相对顺序正确的是（ B ）。 A.汇编语言机器级－操作系统机器级－高级语言机器级 B.微程序机器级－传统机器语言机器级－汇编语言机器级 C.传统机器语言机器级－高级语言机器级－汇编语言机器级 D.汇编语言机器级－应用语言机器级－高级语言机器级 2．Illiac IV 阵列处理机中，PE 之间所用的互连函数是（ A ）。

计算机系统结构-第二章自考练习题答案

计算机系统结构-第二章自考练习题答案

第二章数据表示与指令系统 历年真题精选 1. 计算机中优先使用的操作码编码方法是（ C ）。 A. BCD码 B. ASCII码 C. 扩展操作码 D. 哈夫曼编码 2．浮点数尾数基值r m=16，除尾符之外的尾数机器位数为8位时，可表示的规格化最大尾数值为（ D ）。 A. 1/2 B. 15/16 C. 1/256 D. 255/256 3. 自定义数据表示包括（标志符）数据表示和（数据描述符）两类。 4. 引入数据表示的两条基本原则是：一看系统 的效率是否有提高；二看数据表示的（通

用）性和（利用）率是否高。 5. 简述设计RISC的一般原则。 6. 简述程序的动态再定位的思想。 7. 浮点数表示,阶码用二进制表示,除阶符之外 的阶码位数p=3,尾数基值用十进制表示,除尾符外的尾数二进制位数m=8,计算非负阶、规格化、正尾数时， （1）可表示的最小尾数值；（2）可表示的最大值；（3）可表示的尾数个数。 8. (1)要将浮点数尾数下溢处理成K—1位结 果，则ROM表的单元数和字长各是多少? 并简述ROM表各单元所填的内容与其地址之间的规则。

(2)若3位数，其最低位为下溢处理前的附 加位，现将其下溢处理成2位结果，设 计使下溢处理平均误差接近于零的 ROM表，以表明地址单元与其内容的 关系。 同步强化练习 一．单项选择题。 1. 程序员编写程序时使用的地址是（ D ）。 A．主存地址B．有效地址C．辅存实地址D．逻辑地址 2. 在尾数下溢处理方法中，平均误差最大的是（ B ）。 A．舍入法B．截断法C．恒置“1”法

计算机系统结构_第五章练习 答案

第五章练习 1、描述计算机系统流水线的性能指标有哪些？其定义和定量表达式是什么？ 指标主要有吞吐率、加速比、效率。 (1)吞吐率：在单位时间内流水线所完成的任务数量或输出的结果数量。 基本公式：TP=n/Tk，其中，n是任务数，Tk是处理完成n个任务所用的时间。 各个功能段执行时间均相等,输入连续n个任务的一条k段线性流水线的实际吞吐率为：TP=n/[(k+n-1) ?t] (2)加速比：完成一批任务，不使用流水线所用的时间与使用流水线所用的时间之比。 基本公式：S=T0/Tk，其中，T0为不使用流水线所用的时间，Tk为使用流水 线的执行时间。 各个功能段执行时间均相等的一条K段流水线完成n个连续任务时的实际加速比为：s=k*n*?t/[(k+n-1) ?t]=k*n/( k+n-1). (3)效率：指流水线的设备利用率。 在时空图上，流水线的效率定义为n个任务占用的时空区与k个功能段总的时空区之比。即：E=T0/(k*Tk) 各个功能段执行时间均相等,输入连续n个任务的一条k段线性流水线的效率为：E=n/(k+n-1) 2、假设某个流水线由4个功能部件组成，每个功能部件的执行时间都为?t。当 连续输入10个数据后，停顿5?t，又连续输入10个数据，如此重复。 画出时空图，计算流水线的实际吞吐率，加速比和效率。 总时间：Tk=[（4+10-1）+2] *?t*n =15n*?t 实际吞吐率:TP=N/Tk=10n/(15n*?t)=2/(3?t) 不使用流水线所用的时间为T0=4*N*?t =40n*?t 加速比：S=T0/Tk=2.67 效率：E=T0/(k*Tk)=0.67

计算机系统结构发展历程及未来展望

计算机系统结构发展历程及未来展望 一、计算机体系结构 什么是体系结构 经典的关于“计算机体系结构（computer A 按照计算机系统的多级层次结构，不同级程序员所看到的计算机具有不同的属性。一般来说，低级机器的属性对于高层机器程序员基本是透明的，通常所说的计算机体 系结构主要指机器语言级机器的系统结构。计算机体系结构就是适当地组织在一起的 一系列系统元素的集合，这些系统元素互相配合、相互协作，通过对信息的处理而完 成预先定义的目标。通常包含的系统元素有：计算机软件、计算机硬件、人员、数据库、文档和过程。其中，软件是程序、数据库和相关文档的集合，用于实现所需要的 逻辑方法、过程或控制；硬件是提供计算能力的电子设备和提供外部世界功能的电子 机械设备(例如传感器、马达、水泵等)；人员是硬件和软件的用户和操作者；数据库 是通过软件访问的大型的、有组织的信息集合；文档是描述系统使用方法的手册、表格、图形及其他描述性信息；过程是一系列步骤，它们定义了每个系统元素的特定使 用方法或系统驻留的过程性语境。 体系结构原理 计算机体系结构解决的是计算机系统在总体上、功能上需要解决的问题，它和计 算机组成、计算机实现是不同的概念。一种体系结构可能有多种组成，一种组成也可 能有多种物理实现。 计算机系统结构的逻辑实现，包括机器内部数据流和控制流的组成以及逻辑设计等。其目标是合理地把各种部件、设备组成计算机，以实现特定的系统结构，同时满足所 希望达到的性能价格比。一般而言，计算机组成研究的范围包括：确定数据通路的宽度、确定各种操作对功能部件的共享程度、确定专用的功能部件、确定功能部件的并 行度、设计缓冲和排队策略、设计控制机构和确定采用何种可靠技术等。计算机组成 的物理实现。包括处理机、主存等部件的物理结构，器件的集成度和速度，器件、模块、插件、底板的划分与连接，专用器件的设计，信号传输技术，电源、冷却及装配 等技术以及相关的制造工艺和技术。 主要研究内容 1·机内数据表示：硬件能直接辨识和操作的数据类型和格式 2·寻址方式：最小可寻址单位、寻址方式的种类、地址运算 3·寄存器组织：操作寄存器、变址寄存器、及专用寄存器的定义、数量和使用规则 4·：指令的操作类型、格式、指令间排序和控制机构 5·：最小编址单位、编址方式、容量、最大可编址空间 6·中断机构：中断类型、中断级别，以及中断响应方式等

计算机系统结构总复习题

一、单项选择题 1、直接执行微指令的是( ) A．汇编程序B．编译程序 C．硬件D．微指令程序 2、对系统程序员不透明的应当是( )。 A．Cache存贮器B．系列机各档不同的数据通路宽度C．指令缓冲寄存器D．虚拟存贮器 3、对机器语言程序员透明的是( )。 A．中断字B．主存地址寄存器 C．通用寄存器D．条件码 4、计算机系统结构不包括( )。 A．主存速度B．机器工作状态 C．信息保护D．数据 5、从计算机系统结构上讲，机器语言程序员所看到的机器属性是( )。A．计算机软件所要完成的功能B．计算机硬件的全部组成 C．编程要用到的硬件组织D．计算机各部件的硬件实现 6、计算机组成设计不考虑( )。 A．专用部件设置B．功能部件的集成度 C．控制机构的组成D．缓冲技术 7、以下说法中，不正确的是( )。 软硬件功能是等效的，提高硬件功能的比例会： A．提高解题速度B．提高硬件利用率 C．提高硬件成本D．减少所需要的存贮器用量 8、在系统结构设计中，提高软件功能实现的比例会( )。 A．提高解题速度B．减少需要的存贮容量 C．提高系统的灵活性D．提高系统的性能价格比 9、下列说法中不正确的是( )。 A．软件设计费用比软件重复生产费用高 B．硬件功能只需实现一次，而软件功能可能要多次重复实现 C．硬件的生产费用比软件的生产费用高 D．硬件的设计费用比软件的设计费用低 10、在计算机系统设计中，比较好的方法是( )。 A．从上向下设计B．从下向上设计 C．从两头向中间设计D．从中间开始向上、向下设计11、"从中间开始"设计的"中间"目前多数是在( )。 A．传统机器语言级与操作系统机器级之间 B．传统机器语言级与微程序机器级之间 C．微程序机器级与汇编语言机器级之间 D．操作系统机器级与汇编语言机器级之间 12、系列机软件应做到( )。 A．向前兼容，并向上兼容 B．向后兼容，力争向上兼容

计算机体系结构试题及答案版本

计算机体系结构试题及答案 1、计算机高性能发展受益于：(1) 电路技术的发展；(2) 计算机体系结构技术的发展。 2、层次结构：计算机系统可以按语言的功能划分为多级层次结构，每一层以不同的语言为特征。第六级：应用语言虚拟机-> 第五级：高级语言虚拟机-> 第四级：汇编语言虚拟机-> 第三级：操作系统虚拟机->第二级：机器语言(传统机器级) -> 第一级：微程序机器级。 3、计算机体系结构：程序员所看到的计算机的属性，即概括性结构与功能特性。 4、透明性：在计算机技术中，对本来存在的事物或属性，从某一角度来看又好像不存在的概念称为透明性。 5、Amdahl 提出的体系结构是指机器语言级程序员所看见的计算机属性。 6、经典计算机体系结构概念的实质3是计算机系统中软、硬件界面的确定，也就是指令集的设计，该界面之上由软件的功能实现，界面之下由硬件和固件的功能来实现。 7、计算机组织是计算机系统的逻辑实现；计算机实现是计算机系统的物理实现。

8、计算机体系结构、计算机组织、计算机实现的区别和联系？ 答：一种体系结构可以有多种组成，一种组成可以有多种物理实现，体系结构包括对组织与实现的研究。 9、系列机：是指具有相同的体系结构但具有不同组织和实现的一系列不同型号的机器。 10、软件兼容：即同一个软件可以不加修改地运行于系统结构相同的 各机器，而且它们所获得的结果一样，差别只在于运行时间的不同。 11、兼容机：不同厂家生产的、具有相同体系结构的计算机。 12、向后兼容是软件兼容的根本特征，也是系列机的根本特征。 13、当今计算机领域市场可划分为：服务器、桌面系统、嵌入式计算三大领域。 14、摩尔定律：集成电路密度大约每两年翻一番。 15、定量分析技术基础（1）性能的评测：（a）响应时间：从事件开始到结束之间的时间；计算机完成某一任务所花费的全部时间。（b）流量：单位时间内所完成的工作量。（c ）假定两台计算机x 、y；x 比y 快意思为：对于给定任务，x 的响应时间比y少。x的性能是y的几倍是指：响应时间x / 响应时间y = n ，响应时间与性能成反比。

计算机系统结构模拟题

《计算机系统结构》模拟题（补）一．单项选择题 1. SIMD是指（）。 A、单指令流单数据流 B、单指令流多数据流 C、多指令流单数据流 D、多指令流多数据流 2. 磁盘外部设备适合于连接到（）。 A．字节多路通道B．数组多路通道或选择通道 C．选择通道或字节多路通道D．数组多路通道或字节多路通道 3. 下列（）存储设备不需要编址。 A. 通用寄存器 B. 主存储器 C. 输入输出设备 D. 堆栈 4.多处理机的各自独立型操作系统( )。 A.要求管理程序不必是可再入的 B.适合于紧耦合多处理机 C.工作负荷较平衡 D.有较高的可靠性 5.输入输出系统硬件的功能对( )是透明的。 A.操作系统程序员 B.应用程序员 C.系统结构设计人员 D.机器语言程序设计员 6. 实现汇编语言源程序变换成机器语言目标程序是由（）。 A．编译程序解释B．编译程序翻译 C．汇编程序解释D．汇编程序翻译 7.全相联地址映象是指( )。 A.任何虚页都可装入主存中任何实页的位置 B.一个虚页只装进固定的主存实页位置 C.组之间是固定的，而组任何虚页可以装入任何实页位置 D.组间可任意装入，组是固定装入 8.( )属于MIMD系统结构。 A.各处理单元同时受同一个控制单元的管理 B.各处理单元同时接受同一个控制单元送来的指令 C.松耦合多处理机和多计算机 D.阵列处理机

9.设16个处理器编号分别为0，1，2，…，15用Cube3互联函数时，第10号处理机与第( ) 号处理机相联。 A.11 B.8 C.14 D.2 10.若输入流水线的指令既无局部性相关，也不存在全局性相关，则( )。 A.可获得高的吞吐率和效率 B.流水线的效率和吞吐率恶化 C.出现瓶颈 D.可靠性提高 11．流水线的技术指标不包括( )。 A.响应比 B.吞吐率 C.加速比 D.效率 12．指令优化编码方法，就编码的效率来讲，方法最好是（）。 A. 固定长度编码 B. 扩展编码法 C. Huffman编码法 D. 以上编码都不是 13．RISC 计算机的指令系统集类型是 ( ) 。 A. 堆栈型 B. 累加器型 C. 寄存器—寄存器型 D. 寄存器 - 存储器型 14．相联存储器的访问方式是( )。 A．先进先出顺序访问B．按地址访问 C．无地址访问D．按容访问 15．存储器读写速率越高，每位的成本也越高，存储容量也小。解决这一问题的主要方法是采用( )。 A．多级存储体系结构B．并行存储器 C． Cache D．缓冲技术 16．计算机系统多级层次中，从下层到上层，各级相对顺序正确的应当是（）。 A.汇编语言机器级---操作系统机器级---高级语言机器级 B.微程序机器级---传统机器语言机器级---汇编语言机器级 C.传统机器语言机器级---高级语言机器级---汇编语言机器级 D. 汇编语言机器级---应用语言机器级---高级语言机器级 17．对系统程序员不透明的是（）。 A.Cache 存储器 B.系列几各档不同的数据通路宽度 C.指令缓冲寄存器 D.虚拟存储器 18．在计算机系统设计中，比较好的方法是（）。

计算机系统结构第二章自考练习题答案

计算机系统结构第二章自考练习题答案

第二章数据表示与指令系统 历年真题精选 1. 计算机中优先使用的操作码编码方法是（ C ）。 A. BCD码 B. ASCII码 C. 扩展操作码 D. 哈夫曼编码 2．浮点数尾数基值r m=16，除尾符之外的尾数机器位数为8位时，可表示的规格化最大尾数值为（ D ）。 A. 1/2 B. 15/16 C. 1/256 D. 255/256 3. 自定义数据表示包括（标志符）数据表示和（数据描述符）两类。 4. 引入数据表示的两条基本原则是：一看系统 的效率是否有提高；二看数据表示的（通

用）性和（利用）率是否高。 5. 简述设计RISC的一般原则。 6. 简述程序的动态再定位的思想。 7. 浮点数表示,阶码用二进制表示,除阶符之外 的阶码位数p=3,尾数基值用十进制表示,除尾符外的尾数二进制位数m=8,计算非负阶、规格化、正尾数时， （1）可表示的最小尾数值；（2）可表示的最大值；（3）可表示的尾数个数。 8. (1)要将浮点数尾数下溢处理成K—1位结 果，则ROM表的单元数和字长各是多少? 并简述ROM表各单元所填的内容与其地址之间的规则。 (2)若3位数，其最低位为下溢处理前的附 加位，现将其下溢处理成2位结果，设

计使下溢处理平均误差接近于零的 ROM表，以表明地址单元与其内容的 关系。 同步强化练习 一．单项选择题。 1. 程序员编写程序时使用的地址是（ D ）。 A．主存地址B．有效地址C．辅存实地址D．逻辑地址 2. 在尾数下溢处理方法中，平均误差最大的是（ B ）。 A．舍入法B．截断法C．恒置“1”法D．ROM查表法 3. 数据表示指的是（ C ）。A．应用中要用到的数据元素之间的结构关系

计算机系统结构 第一章自考练习题答案教学内容

第一章计算机系统结构的基本概念 历年真题精选 1. 下列对系统程序员不透明的是（）。 A. 乘法器 B. 先行进位链 C. 指令缓冲器 D. 条件码寄存器2．“从中间开始”设计的“中间”目前多数是在（ D ）。 A. 微程序机器级与汇编语言机器级之间 B. 操作系统机器级与汇编语言机器级之间 C. 传统机器语言机器级与微程序机器级之间 D. 传统机器语言机器级与操作系统机器级之间 3. 开发计算机系统结构并行性的主要技术途径有时间重叠、（资源重复）和（资源 共享）。 4. 计算机系统弗林分类法，把计算机系统分成单指令流单数据流（SISD）、单指令流多数 据流（SIMD）、（多指令流单数据流（MISD））和（多指令流多数据流（MIMD））四大类。 5. 设计指令系统时，以乘法运算为例，简述系统结构设计、计算机组成设计、计算机实现 各应考虑的问题。（P4） 6. 实现软件移植的途径有哪些？各受什么限制？（P14） 同步强化练习 一．单项选择题。 1. 实现汇编语言源程序变换成机器语言目标程序是由（ C ）。 A. 编译程序翻译 B. 编译程序解释 C. 汇编程序翻译 D. 汇编程序解释

2. 系列机软件应做到（ B ） A. 向前兼容，并向下兼容 B. 向后兼容，力争向上兼容 C. 向前兼容，并向上兼容 D. 向后兼容，力争向下兼容 3. 在计算机系统多级层次结构中，机器级由低到高，相对顺序正确的应当是（ B ）。 A. 传统机器语言、汇编语言、操作系统 B. 微程序、传统机器语言、高级语言 C. 高级语言、汇编语言、传统机器语言 D. 传统机器语言、应用语言、高级语言 4. 可以直接执行微指令的是（ C ）。 A. 编译程序 B. 微程序 C. 硬件 D. 汇编程序 5. 计算机系统结构不包括（ A ）。 A. 主存速度 B. 数据表示 C. 机器工作状态 D. 信息保护 6. 对计算机系统结构透明的是（）。 A. 是否使用通道型I/0处理机 B. 虚拟存储器 C. 字符行运算指令 D. VLSI技术 7. 在主存设计上，属计算机系统结构考虑的应是（ C ）。 A. 频宽的确定 B. 多体交叉还是单体 C. 容量和编址单位 D. 用MOS还是TTL 8. 计算机组成设计不考虑（ B ）。 A. 缓冲技术 B. 功能部件的集成度 C. 专用部件设置 D. 控制机构的组成 9. 下列说法中不正确的是（ D ） A. 硬件的生产费用比软件的生产费用高 B.软件设计费用比软件重复生产费用高 C. 硬件功能只需实现一次而软件功能可能要多次重复实现 D. 硬件实际费用比软件设计费用低

计算机系统结构考试题库及答案

计算机系统结构试题及答案 一、选择题（50分，每题2分，正确答案可能不只一个，可单选 或复选） 1.（CPU周期、机器周期）是内存读取一条指令字的最短时间。 2.（多线程、多核）技术体现了计算机并行处理中的空间并行。 3.（冯?诺伊曼、存储程序）体系结构的计算机把程序及其操作数 据一同存储在存储器里。 4.（计算机体系结构）是机器语言程序员所看到的传统机器级所具 有的属性，其实质是确定计算机系统中软硬件的界面。 5.（控制器）的基本任务是按照程序所排的指令序列，从存储器取 出指令操作码到控制器中，对指令操作码译码分析，执行指令操作。 6.（流水线）技术体现了计算机并行处理中的时间并行。 7.（数据流）是执行周期中从内存流向运算器的信息流。 8.（指令周期）是取出并执行一条指令的时间。 9.1958年开始出现的第二代计算机，使用（晶体管）作为电子器件。 10.1960年代中期开始出现的第三代计算机，使用（小规模集成电路、 中规模集成电路）作为电子器件。 11.1970年代开始出现的第四代计算机，使用（大规模集成电路、超 大规模集成电路）作为电子器件。 12.Cache存储器在产生替换时，可以采用以下替换算法：（LFU算法、 LRU算法、随机替换）。

13.Cache的功能由（硬件）实现，因而对程序员是透明的。 14.Cache是介于CPU和（主存、内存）之间的小容量存储器，能高 速地向CPU提供指令和数据，从而加快程序的执行速度。 15.Cache由高速的（SRAM）组成。 16.CPU的基本功能包括（程序控制、操作控制、时间控制、数据加 工）。 17.CPU的控制方式通常分为：（同步控制方式、异步控制方式、联合 控制方式）反映了时序信号的定时方式。 18.CPU的联合控制方式的设计思想是：（在功能部件内部采用同步控 制方式、在功能部件之间采用异步控制方式、在硬件实现允许的情况下，尽可能多地采用异步控制方式）。 19.CPU的同步控制方式有时又称为（固定时序控制方式、无应答控 制方式）。 20.CPU的异步控制方式有时又称为（可变时序控制方式、应答控制 方式）。 21.EPROM是指（光擦可编程只读存储器）。 22.MOS半导体存储器中，（DRAM）可大幅度提高集成度，但由于（刷 新）操作，外围电路复杂，速度慢。 23.MOS半导体存储器中，（SRAM）的外围电路简单，速度（快），但 其使用的器件多，集成度不高。 24.RISC的几个要素是（一个有限的简单的指令集、CPU配备大量的 通用寄存器、强调对指令流水线的优化）。

计算机系统结构第二章第一部分

第二章指令系统 ?指令系统是计算机系统结构的主要组成部分 ?指令系统是软件与硬件分界面的一个主要标志 ?指令系统软件与硬件之间互相沟通的桥梁 ?指令系统与软件之间的语义差距越来越大 2．1 数据表示 2．2 寻址技术 2．3 指令格式的优化设计 2．4 指令系统的功能设计 2．5 RISC指令系统 2.1 数据表示 ?新的研究成果，如浮点数基值的选择 ?新的数据表示方法，如自定义数据表示 2．1．1 数据表示与数据类型 2．1．2 浮点数的设计方法 2．1．3 自定义数据表示 2.1.1 数据表示与数据类型 ?数据的类型：文件、图、表、树、阵列、队列、链表、栈、向量、串、实数、整数、布尔数、字符 ?数据表示的定义：数据表示研究的是计算机硬件能够直接识别，可以被指令系统直接调用的那些数据类型。 例如：定点、逻辑、浮点、十进制、字符、字符串、堆栈和向量 ?确定哪些数据类型用数据表示实现，是软件与硬件的取舍问题 ?确定数据表示的原则： 一是缩短程序的运行时间， 二是减少CPU与主存储器之间的通信量， 三是这种数据表示的通用性和利用率。 例2.1：实现A＝A＋B，A和B均为200×200的矩阵。分析向量指令的作用解：如果在没有向量数据表示的计算机系统上实现，一般需要6条指令，其中有4条指令要循环4万次。因此，CPU与主存储器之间的通信量：取指令2＋4×40,000条， 读或写数据3×40,000个， 共要访问主存储器7×40,000次以上 如果有向量数据表示，只需要一条指令 减少访问主存（取指令）次数：4×40,000次 缩短程序执行时间一倍以上

N m m e r =?? 数据表示在不断扩大，如字符串、向量、堆栈、图、表 ? 用软件和硬件相结合的方法实现新的数据表示 例如：用字节编址和字节运算指令来支持字符串数据表示 用变址寻址方式来支持向量数据表示 2.1.2 浮点数的设计方法 1、浮点数的表示方式 ? 一个浮点数N 可以用如下方式表示： 需要有6个参数来定义。 两个数值： m ：尾数的值，包括尾数的码制(原码或补码)和数制(小数或整数） e ：阶码的值，移码(偏码、增码、译码、余码等)或补码，整数 两个基值： r m ：尾数的基值，2进制、4进制、8进制、16进制和10进制等 r e ：阶码的基值，通常为2 两个字长： p ：尾数长度，当r m ＝16时，每4个二进制位表示一位尾数 q ：阶码长度，阶码部分的二进制位数 p 和q 均不包括符号位 ? 浮点数的存储式 注：m f 为尾数的符号位，e f 为阶码的符号位，e 为阶码的值，m 为尾数的值。 2、浮点数的表数范围 ? 尾数为原码 尾数用原码、纯小数，阶码用移码、整数时，规格化浮点数N 的表数范围： ---?≤≤-?-111r r N r r m m p m m q e q e r r () ? 尾数为补码 尾数用补码表示时，正数区间的表数范围与尾数采用原码时完全相同，而负数区间的表数范围为： q e q e r r r N r r r m m p m m ----≤≤-+?-11() ? 浮点数在数轴上的分布情况 min max min max 例2.2：设p ＝23，q ＝7，r m ＝r e ＝2，尾数用原码、纯小数表示，阶码用移码、整数表示，求规格化浮点数N 的表数范围。 解：规格化浮点数N 的表数范围是：

系统结构期末考试试题及答案

得分 评分人 填空题: （20分，每题2 分） 单选题：（10分，每题1分） A.任何虚页都可装入主存中任何实页的位置 B. 一个虚页只装进固定的主存实页位置 《计算机系统结构》期末考试试卷（A ） 得分 注：1、共100分，考试时间120分钟。 2、此试卷适用于计算机科学与技术本科专业。 1、."启动I/O"指令是主要的输入输出指令，是属于（ A. 目态指令 B.管态指令 C.目态、管态都能用的指令 D.编译程序只能用的指令 2、 输入输出系统硬件的功能对 （B ）是透明的 A.操作系统程序员 B.应用程序员 C.系统结构设计人员 D.机器语言程序设计员 3、 全相联地址映象是指（A ） C. 组之间固定，组内任何虚页可装入任何实页位置 D.组间可任意装入，组内是固定装入 4、（ C ） 属于MIMD 系统结构 A.各处理单元同时受一个控制单元的管理 B.各处理单元同时受同个控制单元送来的指令 C.松耦合多处理机和多计算机系统 D. 阵列处理机 5、多处理机上两个程序段之间若有先写后读的数据相关，则（ B ） A.可以并行执行 B.不可能并行 C.任何情况均可交换串行 D.必须并行执行 6、 计算机使用的语言是（B ） A.专属软件范畴，与计算机体系结构无关 B.分属于计算机系统各个层次 C.属于用以建立一个用户的应用环境 D. 属于符号化的机器指令 7、 指令执行结果出现异常引起的中断是（ C ） A.输入/输出中断 B.机器校验中断 C.程序性中断 D.外部中断 &块冲突概率最高的 Cache 地址映象方式是（A ） A.直接 B .组相联 C .段相联 D .全相联 9、 组相联映象、LRU 替换的Cache 存储器，不影响 Cache 命中率的是（B ） A.增大块的大小 B .增大主存容量 C .增大组的大小 D .增加Cache 中的块数 10、 流水处理机对全局性相关的处理不 包括（C ） A.猜测法 B.提前形成条件码 C.加快短循环程序的执行 D.设置相关专用通路

计算机系统结构-第二章(习题解答)

1. 数据类型、数据表示和数据结构之间是什么关系？在设计一个计算机系统 时，确定数据表示的原则主要有哪几个？ 答： 略 2. 假设有A 和B 两种不同类型的处理机，A 处理机中的数据不带标志位，其 指令字长和数据字长均为32位。B 处理机的数据带有标志位，每个数据的字长增加至36位，其中有4位是标志符，它的指令条数由最多256条减少至不到64条。如果每执行一条指令平均要访问两个操作数，每个存放在存储器中的操作数平均要被访问8次。对于一个由1000条指令组成的程序，分别计算这个程序在A 处理机和B 处理机中所占用的存储空间大小（包括指令和数据），从中得到什么启发？ 答： 我们可以计算出数据的总数量： ∵ 程序有1000条指令组成，且每条指令平均要访问两个操作数 ∴ 程序访问的数据总数为：1000×2＝2000个 ∵ 每个数据平均访问8次 ∴ 程序访问的不同数据个数为：2000÷8＝250 对于A 处理机，所用的存储空间的大小为： bit 4000032250321000Mem Mem Mem data n instructio A =?+?=+= 对于B 处理机，指令字长由32位变为了30位（条数由256减少到64），这样，所用的存储空间的大小为： bit 3900036250301000Mem Mem Mem data n instructio B =?+?=+=

由此我们可以看出，由于数据的平均访问次数要大于指令，所以，采用带标志符的数据表示不会增加总的存储空间大小。 3. 对于一个字长为64位的存储器，访问这个存储器的地址按字节编址。假设 存放在这个存储器中的数据中有20％是独立的字节数据（指与这个字节数据相邻的不是一个字节数据），有30％是独立的16位数据，有20％是独立的32位数据，另外30％是独立的64位数据；并且规定只能从一个存储字的起始位置开始存放数据。 ⑴计算这种存储器的存储空间利用率。 ⑵给出提高存储空间利用率的方法，画出新方法的逻辑框图，并计算这种方法 的存储空间利用率。 答： ⑴ 由于全是独立数据，有20%浪费56位（7/8）；30%浪费48位（6/8）；20%浪费32位（4/8）；30%浪费0位（0/8）。 总共浪费：0.2×7/8＋0.3×6/8＋0.2×4/8＋0.3×0/8＝0.5 即：存储器的存储空间利用率为50%，浪费率为50%。 ⑵ 方案为：数据从地址整数倍位置开始存储，即，双字地址000结尾，单字地址00结尾，半字地址0结尾，字节地址结尾任意。 可能出现的各种情况如下：