实验五存储器设计

计算机组成原理

实验五

《存储器设计》

实验报告

姓名：吴速碘黄紫微

学号：

班级：计算机二班

日期2015、5、25

实验五存储器设计

一、实验目的

1、掌握RAM和ROM的Verilog语言描述方法；

2、学习用宏模块的方法定制RAM和ROM。

二、实验任务

1、设计并实现一个128*16 的单端口的RAM；

2、设计并实现一个128*16的ROM；

3、设计并实现一个双端口的128*16的RAM

4、设计并实现一个16*32的FIFO。

5、设计并实现正弦信号发生器，见“正弦信号发生器实验指南”。

三、实验步骤

1 编写Verilog代码（见附页）

2功能仿真

进行分析与综合，排除语法上的错误

建立波形仿真文件，输入激励

生成功能仿真网表

进行功能仿真，观察输出结果

3选择器件

DE2_70开发板的使用者请选择EP2C70F896C6

4绑定管脚

5 下载验证

DE2_70开发板的下载:使用USB-Blaster进行下载

四、实验内容

五、实验思考题

1、分析存储器采用三态输出的原因是什么？

存储器的输出端是连接在数据总线上的。数据总线相当于一条车流频繁的大马路，必须在绿灯条件下，车辆才能进入这条大马路，否则要撞车发生交通事故。同

理，存储器中的数据是不能随意传送到数据总线上的。例如，若数据总线上的数

据是“1”(高电平5V)，存储器中的数据是“0”(低电平0V)，两种数据若碰到一

起就会发生短路而损坏单片机。因此，存储器输出端口不仅能呈现“l”和“0”两

种状态，还应具有第三种状态“高阻"态。呈“高阻"态时，输出端口相当于断开，对数据总线不起作用，此时数据总线可被其他器件占用。当其他器件呈“高阻”态

时，存储器在片选允许和输出允许的条件下，才能将自己的数据输出到数据总线

上。

2、单端口和双端口的区别是什么？

单端口ram是ram的读写只有一个端口，同时只能读或者只能写。

双端口ram是ram读端口和写端口分开，一个端口能读，另一个端口可以同时写。

3、什么情况下考虑采用双端口存储器？

（1）为了使不致因为等待存储器读写操作的完成而无事可做,可以采取一些加速CPU 和存储器之间有效传输的特殊措施:

●采用更高速的，或加长存储器的；

●采用并行操作的双端口存储器；

●在CPU和之间插入一个（Cache），以缩短读出时间；

●在每个存储器周期中存取几个字．(采用交叉存储器)

（2）双端口存储器是指同一个存储器具有两组相互独立的读写控制线路,由于进行

并行的独立操作，是一种高速工作的存储器。

●当两个端口的地址不相同时，在两个端口上进行读写操作，一定不会发生冲突。当

任一端口被选中驱动时，就可对整个存储器进行存取，每一个端口都有自己的控

制和输出驱动控制。

●当两个端口同时存取存储器同一时，便发生读写冲突。为解决此问题，特设置了

BUSY标志。由片上的判断逻辑决定对哪个端口优先进行读写操作，而暂时关闭

另一个被延迟的端口。

●总之，当两个端口均为开放状态（BUSY为高电平）且存取地址相同时，发生读写

冲突．此时判断逻辑可以使地址匹配或片使能匹配下降至5ns，并决定对哪个端

口进行存取．

4、FIFO的工作特点是什么？为什么常用于实现程序中的子程序调用、递归等？

特点：

FIFO是系统的缓冲环节，如果没有FIFO存储器，整个系统就不可能正常工作，它主要有几方面的功能：

1）对连续的进行缓存，防止在进机和存储操作时丢失数据；

2）数据集中起来进行进机和存储，可避免频繁的总线操作，减轻CPU的负担；

3）允许系统进行DMA操作，提高数据的传输速度。这是至关重要的一点，如果不采用DMA操作，数据传输将达不到传输要求，而且大大增加CPU的负担，无法同时完成数据的存储工作。

因此，选择合适的对于提高系统性能很重要，在以往的设计中经常采用的是“乒乓型”

存储方式，这种方式就是采用两片，数据首先进入其中一片，当数据满时再让数据进入第二片存储器，同时通过逻辑控制，将第一片存储器中的数据取走，以此类推，两片轮流对数据进行缓存。这种方式有着较明显的缺点，首先是控制复杂，要有专门的逻辑来维护这种轮流机制;其次，数据流的流向要不断变化，限制了数据流的速率，还容易产生干扰。从数据传输上说，缓存芯片容量越大，对后续时序要求就越低，可减少总线操作的频次；但从上说，就意味着需要开辟更大的内存空间来进行进行缓冲，会增加计算机的内存开销，而且容量越大，成本也越高。因此，在综合考虑系统性能和成本的基础上，选择满足系统需要的芯片即可。

在FIFO存储器而不是上附加了表示内部缓冲器状态（Buffer Full，缓冲器已满；

Buffer Empty，缓冲器为空）的状态，连接于FIFO的双方利用该状态进行操作的控制。另外，还设计了在接通电源及复位（Reset）或由于操作中的某些异常等原因而重新初始化（无数据状态）FIFO的复位引脚，这可以说是FIFO的特点。

UML实验指导(修改)

UML实验指导书 实验一用例图 (2) 实验二类图和对象图 (4) 实验三顺序图、协作图 (6) 实验四活动图 (8) 实验五状态图 (10) 实验六组件图和部署图 (11) 2011-9-1

实验一用例图 一、实验目的和要求 1．熟悉UML建模工具Visual Paradigm和Rational Rose的基本菜单及操作。 2．熟悉用例图的基本功能。 3．掌握绘制用例图的方法。 二、实验内容 1．设计和实现某学校的网上选课系统的用例图。 2．网上选择系统的问题描述如下： 某学校的网上选课系统主要包括如下功能：管理员通过系统管理界面进入，建立本学期要开的各种课程、将课程信息保存在数据库中并可以对课程进行改动和删除。学生通过客户机浏览器根据学号和密码进入选课界面，在这里学生可以进行三种操作：查询已选课程、选课以及付费。同样，通过业务层，这些操作结果存入数据库中。 本系统拟使用Java语言通过三层模型实现：数据核心层、业务逻辑层和接入层。数据核心层包括对于数据库的操作；业务逻辑层作为中间层对用户输入进行逻辑处理，在映射到相应的数据层操作；接入层包括用户界面、系统登录界面、管理界面、用户选课界面等。 三、实验要求 1．对本系统中的参与者、用例进行分析，并绘制用例图。 2．写出添加课程、选课的用例详述。 3．按要求认真填写实验报告。 下面是系统中出现的一些事件流。 添加课程事件流： a)管理员选择进入管理界面，用例开始。 b)系统提示输入管理员密码。 c)管理员输入密码。 d)系统验证密码。 A1：密码错误 e)进入管理界面，系统显示目前所建立的全部课程信息。 f)管理员选择添加课程。 g)系统提示输入新课程信息。 h)管理员输入信息。 i)系统验证是否和已有课程冲突。

计算机原理实验二 静态随机存储器实验 操作步骤

2.1 静态随机存储器实验 2.1.1 实验目的 掌握静态随机存储器RAM工作特性及数据的读写方法。 2.1.2 实验设备 PC机一台，TD-CMA实验系统一套。 2.1.3 实验原理 实验原理图如图2-1-3所示，存储器数据线接至数据总线，数据总线上接有8个LED 灯显示D7…D0的内容。地址线接至地址总线，地址总线上接有8个LED灯显示A7…A0的内容，地址由地址锁存器（74LS273，位于PC&AR单元）给出。数据开关（位于IN单元）经一个三态门（74LS245）连至数据总线，分时给出地址和数据。地址寄存器为8位，接入6116的地址A7…A0，6116的高三位地址A10…A8接地，所以其实际容量为256字节。 RD WR 图2-1-3 存储器实验原理图 实验箱中所有单元的时序都连接至时序与操作台单元，CLR都连接至CON单元的CLR 按钮。实验时T3由时序单元给出，其余信号由CON单元的二进制开关模拟给出，其中IOM 应为低（即MEM操作），RD、WR高有效，MR和MW低有效，LDAR高有效。 2.1.4 实验步骤 (1) 关闭实验系统电源，按图2-1-4连接实验电路，并检查无误，图中将用户需要连接的信号用圆圈标明。 (2) 将时序与操作台单元的开关KK1、KK3臵为运行档、开关KK2臵为‘单步’档（时序单元的介绍见附录二）。 (3) 将CON单元的IOR开关臵为1（使IN单元无输出），打开电源开关，如果听到有

‘嘀’报警声，说明有总线竞争现象，应立即关闭电源，重新检查接线，直到错误排除。 图2-1-4 实验接线图 (4) 给存储器的00H、01H、02H、03H、04H地址单元中分别写入数据11H、12H、13H、14H、15H。由前面的存储器实验原理图（图2-1-3）可以看出，由于数据和地址由同一个数据开关给出，因此数据和地址要分时写入，先写地址，具体操作步骤为：先关掉存储器的读写（WR=0，RD=0），数据开关输出地址（IOR=0），然后打开地址寄存器门控信号（LDAR=1），按动ST产生T3脉冲，即将地址打入到AR中。再写数据，具体操作步骤为：先关掉存储器的读写（WR=0，RD=0）和地址寄存器门控信号（LDAR=0），数据开关输出要写入的数据，打开输入三态门（IOR=0），然后使存储器处于写状态（WR=1，RD=0，IOM=0），按动ST产生T3脉冲，即将数据打入到存储器中。写存储器的流程如图2-1-5所示（以向00地址单元写入11H为例）： WR = 0 RD = 0 IOM = 0 IOR = 0 LDAR = 0 WR = 0 RD = 0 IOM = 0 IOR = 0 LDAR = 1 T3= WR = 0 RD = 0 IOM = 0 IOR = 0 LDAR = 0 WR = 1 RD = 0 IOM = 0 IOR = 0 LDAR = 0 T3= 图2-1-5 写存储器流程图 (5) 依次读出第00、01、02、03、04号单元中的内容，观察上述各单元中的内容是否与前面写入的一致。同写操作类似，也要先给出地址，然后进行读，地址的给出和前面一样，而在进行读操作时，应先关闭IN单元的输出（IOR=1），然后使存储器处于读状态（WR=0，RD=1，IOM=0），此时数据总线上的数即为从存储器当前地址中读出的数据内容。读存储器的流程如图2-1-6所示（以从00地址单元读出11H为例）：

静态存储器扩展实验报告

静态存储器扩展实验报告告圳大学实验报深

微机原理与接口技术 课程名称： 静态存储器扩展实验实验项目名称： 信息工程学院学院： 专业：电子信息工程

指导教师：周建华 32012130334 学号：班级：电子洪燕报告人：班 2014/5/21 实验时间： 实验报告提交时间：2014/5/26 教务部制． 一．实验目的与要求： 1. 了解存储器扩展的方法和存储器的读/写。 2. 掌握CPU对16位存储器的访问方法。

二．实验设备 PC机一台，TD-PITE实验装置或TD-PITC实验装置一套，示波器一台。 三．实验原理VCC28A141WE27A122A1326A73A8254A6存储器是用来存储信息的A924A55A1123A46OE22A3762256A10218A2CS209A1部件，是计算机的重要组成部D719A010D618D011D517D112D416D213D315GND14管组成的是由MOS分，静态RAM触发器电路，每个触发器可以存放1位

信息。只要不掉电，所储存的信息就不会丢失。因此，静态RAM工作稳定，不要外加刷新电路，使用方便。 但一般SRAM 的每一个触发器是由6个晶体管组成，SRAM 芯片的集成度不会太高，目前较常用的有6116（2K×8位），图4.1 62256引脚图6268位）622532位。本验平台上选． 用的是62256，两片组成32K×16位的形式，共64K字节。 62256的外部引脚图如图4.1所示。 本系统采用准32位CPU，具有16位外部

数据总线，即D0、D1、…、D15，地址总线为BHE＃（＃表示该信号低电平有效）、BLE ＃、A1、A2、…、A20。存储器分为奇体和偶体，分别由字节允许线BHE＃和BLE＃选通。 存储器中，从偶地址开始存放的字称为规则字，从奇地址开始存放的字称为非规则字。处理器访问规则字只需要一个时钟周期，BHE＃和BLE＃同时有效，从而同时选通存储器奇体和偶体。处理器访问非规则字却需要

UML实验报告

《面向对象分析与设计UML》 实验报告 学号：180108213 姓名：庞志伟 班级：08级软件2班 指导老师：姚宇峰

实验及作业一 一、实验目的 了解软件工程等基础知识，为后续的统一建模语言UML知识的学习做好准备工作。 二、实验设备与环境 装有Visio、RathionalRose的计算机。 三、实验内容 1、复习阐述“软件工程开发模型”的相关概念，并分析各种模型的优缺点，写成实验报告。 2、熟悉UML软件设计工具Visio、Rational Rose的安装及环境 四、实验过程及结果 1、软件工程开发模型有（1）瀑布模型，（2）原型模型，（3）螺旋模型，（4）喷泉模型（1）瀑布模型 将功能的实现与设计分开，便于分工协作，即采用结构化的分析与设计方法将逻辑实现与物理实现分开。将软件生命周期划分为制定计划、需求分析、软件设计、程序编写、软件测试和运行维护等六个基本活动，并且规定了它们自上而下、相互衔接的固定次序，如同瀑布流水，逐级下落。 优点： 1）为项目提供了按阶段划分的检瀑布模型查点。 2）当前一阶段完成后，您只需要去关注后续阶段。 3）可在迭代模型中应用瀑布模型。 缺点： 1）在项目各个阶段之间极少有反馈。 2）只有在项目生命周期的后期才能看到结果。 3）通过过多的强制完成日期和里程碑来跟踪各个项目阶段。 （2）原型模型 原型模型又称快速原型，它是增量模型的另一种形式；它是在开发真实系统之前，构造一个原型，在该原型的基础上，逐渐完成整个系统的开发工作。快速原型模型的第一步是建造一个快速原型，实现客户或未来的用户与系统的交互，用户或客户对原型进行评价，进一步细化待开发软件的需求。通过逐步调整原型使其满足客户的要求，开发人员可以确定客户的真正需求是什么；第二步则在第一步的基础上开发客户满意的软件产品。 优点：克服瀑布模型的缺点，减少由于软件需求不明确带来的开发风险。

实验二 数据存储器和程序存储器实验

实验二数据存储器和程序存储器实验 实验目的： 了解DSP内部数据存储器和程序存储器的结构 了解DSP指令的几种寻址方式 实验要求： 主要是对外扩数据存储器进行数据的存储、移动。该实验所需要的硬件主要是DSP、CPLD、DRAM。实验过程是：让学生通过CCS5000的DSP仿真器对DSP 进行仿真，向DSP外扩DRAM写入数据、读数据、数据块的移动，其操作结果通过CCS5000仿真界面进行观察或通过发光二极管观察其正确性。 实验步骤： 经过了实验一以后，相信各位同学对于CCS的基本操作已经了解，故在此不再赘述。 1、以Simulator方式启动CCS，打开项目文件，编译程序，加载目标代码文件。 2、打开各个观察窗口，值得注意的是，本实验需要打开三个内存窗口：Data页的0x2000(.data段)起始处、Data页的0x3000(.stack段)起始处、以及Program页的0x1f00起始处 3、按照实验一的步骤设置断点，观察方法也基本相同，下面仅对各个小段程序进行简要说明： bk0: 通过对XF引脚的置位和复位实现发光二极管的闪烁 bk1: 立即数寻址方式 bk2: 绝对地址寻址方式-数据存储器地址寻址 bk3: 绝对地址寻址方式-程序存储器地址寻址 bk4: 累加器寻址方式 bk5: 直接寻址方式（DP为基准） bk6: 直接寻址方式（SP为基准） bk7: 间接寻址方式 bk8: 存储器映射寄存器寻址方式 bk9: 堆栈寻址方式 bk10: 将程序存储器0x2000为起始地址的0x100个字复制到数据存储器的0x4000为起始地址的空间中

************************************************ * FileName: ex2.asm * * Description: 数据存储器和程序存储器实验* ************************************************ CMD文件： MEMORY { PAGE 0: VECS: origin = 0xff80, length = 0x80 PROG: origin = 0x1000, length = 0x1000 PAGE 1: DATA: origin = 0x2000, length = 0x1000 STACK: origin = 0x3000, length = 0x1000 } SECTIONS { .vectors: {} > VECS PAGE 0 .text: {} > PROG PAGE 0 .data: {} > DATA PAGE 1 .stack: {} > STACK PAGE 1 } 5000系列DSP汇编语言： .title "ex2" ；在清单页头上打印标题 .global reset,_c_int00 ；定义reset和_c_int00两个全局（外部标号），_c_int00是C ; ；行环境的入口点，该入口点在连接的rtsxxx.lib库中，DSP ；复位后，首先跳到0地址，复位向量对应的代码必须跳转 ；到C运行环境的入口点_c_int00. .mmregs ；输入存储器映象寄存器进符号表 .def _c_int00 ；识别定义在当前模块和用在其它模块中的一个或多个符号DA T0 .set 00H ；给符号DAT0设置值为00H DA T1 .set 01H DA T2 .set 02H DA T3 .set 03H DDAT0 .set 2004H DDAT1 .set 2005H DDAT2 .set 2006H DDAT3 .set 2007H PDAT0 .set 1f00H PDAT1 .set 1f01H PDAT2 .set 1f02H PDAT3 .set 1f03H .sect ".vectors" ;中断向量表, 表示以下语句行汇编进名为.vectors的初始化段， ；若用户的程序是要写进EPROM并在上电之后直接运 ；行，则必须包含Vectors.asm文件，这个文件的代码将作为IST ；（中断服务表），并且必须被连接命令文件（.cmd）分配到0 ；地址，DSP复位后，首先跳到0地址，复位向量对应的代码

湘潭大学计算机原理实验二ROM存储器与RAM存储器实验报告

计算机原理与设计 实验报告 实验二存储器实验 ：XXX 学号：2013551728

班级：13级软件工程2班 实验日期：2014年10 月29 日 1.FPGA中ROM定制与读出实验 一．实验目的 1、掌握FPGA中ROM的设置，作为只读存储器ROM的工作特性和配置方法。 2、用文本编辑器编辑mif文件配置ROM，学习将程序代码以mif格式文件加载于ROM中； 3、在初始化存储器编辑窗口编辑mif文件配置ROM； 4、验证FPGA中ROM的功能。 二．实验原理 ALTERA的FPGA中有许多可调用的模块库，可构成如rom、ram、fifo等存储器结构。CPU 中的重要部件，如RAM、ROM可直接调用他们构成，因此在FPGA中利用嵌入式阵列块EAB 可以构成各种结构的存储器，ROM是其中的一种。ROM有5组信号：地址信号address[ ]、数据信号q[ ]、时钟信号inclock、outclock、允许信号memenable，其参数都是可以设定的。由于ROM是只读存储器，所以它的数据口是单向的输出端口，ROM中的数据是在对FPGA 现场配置时，通过配置文件一起写入存储单元的。图2-1-1中的ROM有3组信号：inclk——输入时钟脉冲；instruction[31..0]——lpm_ROM的32位数据输出端；a[4..0]——lpm_ROM的5位读出地址。 实验中主要应掌握以下三方面的内容： （1）ROM的参数设置； （2）ROM中数据的写入，即FILE初始化文件的编写；

（3）ROM的实际应用，在GW48_CP+实验台上的调试方法。 三．实验步骤 （1）新建工程。工程名是scinstmem.qpf。 （2）用初始化存储器编辑窗口编辑ROM配置文件（文件名.mif）。这里预先给出后面将要用到的指令存储器初始化文件：scinstmem.mif 。如下图，scinstmem.mif中的数据是机器指令代码。 scinstmem.mif中的数据 （3）模块设计。用图形编辑，使用工具Mega Wizard Plug-In Manager，定制指令存储器rom 宏功能块。设置地址总线宽度address[]和数据总线宽度q[]，分别为5位和32位,并添加输入输出引脚，如图设置和连接。 ROM的结构图 在设置rom数据参数选择项file的对应窗口中（下图），用键盘输入ROM配置文件的路径（scinstmem.mif），然后设置在系统ROM/RAM读写允许，以便能对FPGA中的ROM在系统读写。

实验十四 存储器扩展机读写实验

实验十四存储器扩展机读写实验 一、实验目的 （1）通过阅读并测试示例程序，完成程序设计题，熟悉静态RAM的扩展方法。 （2）了解8086/8088与存储器的连接，掌握扩展存储器的读写方法。 二、实验内容 1.实验原理（62256RAM介绍） 62256是32*8的静态存储器，管脚如图所示。其中：A0~A14为地址线，DB0~DB7为数据线，/cs为存储器的片选，/OE为存储器数据输出选通信号，/WE为数据写入存储器信号。62256工作方式如下图。 /CS /WE /OE 方式DB-~DB7 H X X 未选中高阻 L H H 读写禁止高阻 L L H 写IN L H L 读OUT 2.实验内容 设计扩展存储电器的硬件连接图并编制程序，讲字符A~Z循环存入62256扩展RAM 中，让后再检查扩展存储器中的内容。 三、程序设计 编写升序，将4KB扩展存储器交替写入55H和0AAH。 程序如下： RAMADDR EQU 0000H RAMOFF EQU 9000H COUNT EQU 800H CODE SEGMENT ASSUME CS:CODE START: PROC NEAR MOV AX,RAMADDR MOV DS,AX MOV BX,RAMOFF MOV CX,COUNT MOV DL,55h MOV AX ,0AAH REP: MOV [BX],DL INC BX MOV [BX],AX INC BX LOOP REP JMP $ CODE ENDS END START 四、实验结果 通过在软件上调试，运行时能够看到内存地址的改变，证明此扩展的程序成功实现了。 五、实验心得

UML统一建模语言-实验报告2-活动图及状态图

《UML技术》课程实验报告 专业： 班级： 学号： 姓名： 日期： 2013 年 10 月 11 日

一、实验题目 活动图及状态图 二、实验目的 1．熟悉活动图的基本功能和使用方法。 2．掌握如何使用建模工具绘制活动图方法。 三、实验内容及原理 通过前面内容的学习，完成了对TJKD图书馆的图书馆管理系统的需求的初步分析，得出系统的用例图和相应的活动态。通过这两类图我们可以初步了解系统的业务处理过程，但对业务处理过程的处理状态间转换了解仍不够，这不利于设计人员对系统业务的进一步理解，而状态图能从对象的动态行为的角度去描述系统的业务活动。因此，指派你运用本节所学的状态图，完成如下任务： 1. 完成图书业务模块中还书用例的状态图。 1．业务分析：由前面章节对图书馆管理系统中的还书主要业务的描述和分析可知，还书业务的动态行为是由：空闲（idle）、图书查找（finding）、还书（reversion）、失败（Failure）、归还成功（Success）5种状态及激活相互转换的事件。 2．绘制状态图：请您根据分析运用UML绘制还书用例的状态图。 分析： 还书的状态图，还书的主要业务都是由管理员来完成，首先管理员必须先登录系统，并通过验证后，便可以进行下一步的操作，查找该书的相关信息，如存在，则进行还书操作，如不存在该信息，则给出提示信息； 四、实验步骤 第一个 （1）在用例图中，找到删除的用例，在删除用例上单击右键，在弹出的快捷菜单中选“New”，Rose 工具也会弹出一个菜单，选”Activity Diagram”，选中后单击，便可以新建好一个活动图。 (2)新建好活动图后，双击删除的活动图，然后把在左边的工具栏内点击“Swinlane“，在右边的图添加一个泳道，并命名为administrator.按照此步骤，再添加另一个泳道，并命名为SystemTool （3）接着在左边的工具上选取开始点，并在administrator的泳道上添加；添加完开始结点后，再来为此活动图添加活动，在左边的工具栏上选中Activity这个图标，在administrator这边的泳道上添加一个活动，命名为登录（login），再在开始结点和活动登录（login）之间添加活动关系 （4）完成步骤（2）后，登录输入需要对输入的信息进行验证，则在图中添加一个验证框结束（5）验证后，下一步的操作是查询需要删除的记录，添加一个活动，命名为delete （6）最后，在删除后，系统会返回操作结果给操作者；删除成功或删除失败系统都会有信息返回给操作者。 （7）根据分析设计情况，进一步添加或细化活动图 第二个 （1）在用例图中的还书（revesion）用例，单击右键，新建一个状态图，命名为revesion状态图，（2）双击“receivesion”状态图，展开后，在左边的工具栏上选取一个实心圆点，此结点为开始结点；当还书的时候，操作者先要询问系统的状态，如果系统忙，操作者则必需等待，因此，得到系统的两种状态

实验二 I2C存储器实验

I2C存储器实验 实验目的 1、了解I2C总线的工作原理 2、掌握I2C总线驱动程序的设计和调试方法 3、掌握I2C总线存储器的读写方法 实验仪器 单片机开发板、稳压电源、计算机 实验原理 1、 I2C总线常识 I2C总线采用一个双线式漏极开路接口，可在一根总线上支持多个器件和主控器。所连接的器件只会把总线拉至低电平，而决不会将其驱动至高电平。总线在外部通过一个电流源或上拉电阻器连接至一个正电源电压。当总线空闲时，两条线路均为高电平。在标准模式中，I2C 总线上的数据传输速率高达100kbit/s，而在快速模式中则高达400kbit/s。 I2C总线上的每个器件均由一个存储于该器件中的唯一地址来识别，并可被用作一个发送器或接收器（视其功能而定）。除了发送器和接收器之外，在执行数据传输时，还可把器件视作主控器或受控器。主控器是负责启动总线上的数据传输并生成时钟信号以允许执行该传输的器件。同时，任何被寻址的器件均被视作受控器。 CAT24WC01/02/04/08/16是一个1K/2K/4K/8K/16K位串行CMOS EEPROM，内部含有128/256/512/1024/2048个8位字节，CATALYST公司的先进CMOS技术实质上减少了器件的功耗，CAT24WC01有一个8字节页写缓冲器，CAT24WC02/04/08/16有一个16字节页写缓冲器，该器件通过I2C总线接口进行操作，有一个专门的写保护功能，并且器件能与400KHzI2C 总线兼容。 引脚名称和功能如图1所示。 图1 24系例I2C存储器引脚说明 通过器件地址输入端A0、A1和A2可以实现将最多8个24WC01和24WC02器件4个24WC04器件,2个24WC08器件和1个24WC16器件连接到总线上。 2、I2C总线协议 （1）只有在总线空闲时才允许启动数据传送。 （2）在数据传送过程中，当时钟线为高电平时，数据线必须保持稳定状态，不允许有跳变。时钟线为高电平时，数据线的任何电平变化将被看作总线的起始或停止信号。 （3）起始信号 时钟线保持高电平期间，数据线电平从高到低的跳变作为I2C 总线的起始信号。 (4) 停止信号 时钟线保持高电平期间，数据线电平从低到高的跳变作为I2C 总线的停止信号。I2C 总线时序：

存储器管理实验报告.docx

操作系统实验报告 存储器管理 学院电信学院 专业计算机科学与技术 班级 14级计科一班 实验题目动态分区分配 实验组别第三组 指导老师曹华

一、实验目的 了解动态分区分配方式中使用的数据结构和分配算法，并进一步加深对动态分区存储管理方式及其实现过程的理解。 二、实验内容 用Ｃ语言分别实现采用首次适应算法和最佳适应算法的动态分区分配过程alloc()和回收过程free()。其中，空闲分区通过分区链来管理，在进行内存分配时，系统优先使用空闲区低端的空间。 请分别用首次适应算法和最佳适应算法进行内存块的分配和回收，要求每次分配和回收后显示出空闲内存分区链的情况。 三、实验主要仪器设备 软件环境：ＶＣ＋＋６编程环境 四、实验原理及设计方案 1.实验原理： 可变分区调度算法有：最先适应分配算法，循环首次适应算法，最佳适应算法，最坏适应算法。 首次适应算法（First-fit）：当要分配内存空间时，就查表，在各空闲区中查找满足大小要求的可用块。只要找到第一个足以满足要求的空闲块就停止查找，并把它分配出去； 如果该空闲空间与所需空间大小一样，则从空闲表中取消该项；如果还有剩余，则余下的部分仍留在空闲表中，但应修改区分大小和分区始址。 用户提出内存空间的申请：系统根据申请者的要求，按照一定的分配策略分析内存空间的使用情况，找出能满足请求的空闲区，分给申请者；当程序执行完毕或主动归还内存资源时，系统要收回它所占用的内存空间或它归还的部分内存空间。 最佳适应算法（Best-fit）：当要分配内存空间时，就查找空闲表中满足要求的空闲块，并使得剩余块是最小的。然后把它分配出去，若大小恰好合适，则直按分配；若有剩余块，则仍保留该余下的空闲分区，并修改分区大小的起始地址。 内存回收：将释放作业所在内存块的状态改为空闲状态，删除其作业名，设置为空，并判断该空闲块是否与其他空闲块相连，若释放的内存空间与空闲块相连时，则合并为同一个空闲块，同时修改分区大小及起始地址。 每当一个进程被创建时，内存分配程序首先要查找空闲内存分区链，从中寻找一个合适的空闲块进行划分，并修改空闲内存分区链，系统根据回收区的首址，从空闲区链中找到相应的插入点，此时出现如下四种情况： (１)回收区与插入点的前一个空闲区Ｆ１相邻接，此时可将回收区直接与Ｆ１合并，并修改Ｆ１的大小； (２)回收区与插入点的后一个空闲分区Ｆ２相邻接，此时可将回收区直接与Ｆ２合并，并用回收区的首址作为新空闲区的首址，大小为二者之和； (３)回收区同时与插入点的前后两个空闲分区邻接，此时需将三者合并； (４)回收区不与任何一个空闲区邻接，此时应建一新的表项 2.主要数据结构的说明 定义一个空闲区说明表结构

实验一扩展存储器读写实验

实验一：扩展存储器读写实验 一.实验要求 编制简单程序，对实验板上提供的外部存贮器（62256）进行读写操作。 二.实验目的 1．学习片外存储器扩展方法。 2．学习数据存储器不同的读写方法。 三.实验电路及连线 将P1.0接至L1。CS256连GND孔。 四.实验说明 1．单片机系统中，对片外存贮器的读写操作是最基本的操作。用户藉此来熟悉MCS51单片机编程的基本规则、基本指令的使用和使用本仿真实验系统调试程序的方法。 用户编程可以参考示例程序和流程框图。本示例程序中对片外存贮器中一固定地址单元进行读写操作，并比较读写结果是否一致。不一致则说明读写操作不可靠或该存储器单元不可靠，程序转入出错处理代码段（本示例程序通过熄灭一个发光二极管来表示出错）。读写数据的选用，本例采用的是55（0101，0101）与AA（1010，1010）。一般采用这两个数据的读写操作就可查出数据总线的短路、断路等，在实际调试用户电路时非常有效。 用户调试该程序时，可以灵活使用单步、断点和变量观察等方法，来观察程序执行的流程和各中间变量的值。 2．在I状态下执行MEM1程序，对实验机数据进行读写，若L1灯亮说明RAM读

写正常。 3．也可进入LCA51的调试工具菜单中的对话窗口，用监控命令方式读写RAM，在I状态执行SX0000↓ 55，SPACE，屏幕上应显示55，再键入AA，SPACE，屏幕上也应显示AA，以上过程执行效果与编程执行效果完全相同。 注：SX是实验机对外部数据空间读写命令。 4．本例中，62256片选接地时，存储器空间为0000~7FFFH。 五.实验程序框图 实验示例程序流程框图如下： 六.实验源程序： ORG 0000H LJMP START ORG 0040H START:

UML实验三活动图

实验三活动图 [实验目的和要求] １、掌握活动的概念以及表示方法。 ２、掌握活动图中各元素表示的意义和表示方法。 ３、掌握分支、监护条件、分岔、汇合和泳道的概念。 ４、掌握阅读和绘制活动图的方法。 ５、掌握UML的可见性规则和构造型的作用。 [实验环境] 1、Windows操作系统（XP、Vista等） 2、Rational Rose2003软件（或RSA8.0） [实验内容和步骤] １、说明下面活动图所表达的信息。 表达的信息：用户下订单，可以直接生成送货单，然后由供应商发货，修改订单项状态，然后等所有的订单项全都送货完毕，这样一笔订单就完成了。或者也可以由用户下订单，然后

选择支付方式，如果用户想要取消订单或订单超过了时限则该订单取消，否则供应商收款后送货，然后修改订单项状态，待所有的订单项全都送货完毕，订单就完成了。 2、用活动图表示for（i=0;i<9;i++）循环。 输入i=0 i>=9 i++ i<9 ２、了解使用“支付宝”进行网上购物的活动过程，并画出活动图，关于支付宝的相关说明可以登录https://www.docsj.com/doc/dc15215990.html,/查看。

登陆淘宝网，选择要购买的商品，选中 后点“立即购买”买下选中的商品 正确填写您的收货地址、收货人、联系电话，填写您所需的购买数量；补充完成您的个人基本信息，点“确认无误，购买”继续 选择支付宝账户余额支付，输入支付宝账户支付密码，点“确认无误，付款”支付宝账户无余额可以选择网上银行、支付宝卡通、网点付款来完成支付 支付宝付款成功，点“点此查看 本笔交易详情” 卖家发货后，买家注意查收货物，收 到货物后，点“确认收货”付款给卖家 输入支付宝账户的支付密码， 点“同意付款”付款给卖家； 收到货点“确定”付款给卖家 成功付款 给卖家 双方相互 评价 交易成功 [分析与讨论] 1总结UML在软件工程中的作用以及使用UML建模的必要性。 作用：在现代软件工程中，需求到详细设计是非常重要的环节，后续的编码、测试、维护都只是按照前面的规划计划进行，一个非常详细的设计，利用UML几乎能将整个的代码通过UML表示出来，UML处理好了，就简化了软件的制作难度。我们利用画UML，把自己想实现的程序实现。 必要性：通过使用UML，这些我们就能够阅读和交流系统架构和设计规划，就像建筑工人多年来所使用的建筑设计图一样，能让人一目了然。

计算机组成原理实验报告二半导体存储器原理实验

半导体存储器原理实验 一、实验目的： 1、掌握静态存储器的工作特性及使用方法。 2、掌握半导体随机存储器如何存储和读取数据。 二、实验要求： 按练习一和练习二的要求完成相应的操作，并填写表2.1各控制端的状态及记录表2.2的写入和读出操作过程。 三、实验方案及步骤： 1、按实验连线图接线，检查正确与否，无误后接通电源。 2、根据存储器的读写原理，按表2.1的要求，将各控制端的状态填入相应的栏中以方便实验的进行。 3、根据实验指导书里面的例子练习，然后按要求做练习一、练习二的实验并记录相关实验结果。 4、比较实验结果和理论值是否一致，如果不一致，就分析原因， 然后重做。 四、实验结果与数据处理： （1）表2.1各控制端的状态

2）练习操作 数据1：（AA）16 =（10101010）2 写入操作过程： 1）写地址操作： ①应设置输入数据的开关状态：将试验仪左下方“ INPUT DEVICE ”中的8位数据开关D7-D0 设置为00000000 即可。 ②应设置有关控制端的开关状态：先在实验仪“SWITCH UNIT ”中打开输入三态门控制端，即SW-B=0 ，打开地址寄存器存数控制信号，即LDAR=1, 关闭片选信号（CE ），写命令信号（WE ）任意，即CE=1,WE=0 或1。 ③应与T3 脉冲配合可将总线上的数据作为地址输入AR 地址寄存器中：按一下微动开关START 即可。 ④应关闭AR 地址寄存器的存数控制信号：LDAR=0 。 2）写内容操作： ①应设置输入数据的开关状态：将试验仪左下方“ INPUT DEVICE ”中的8位数据开关D7-D0 设置为10101010 。 ②应设置有关控制端的开关状态：在实验仪“SWITCH UNIT ”中打开输入三态门控制端， 即SW-B=O,关闭地址寄存器存数控制信号，即LDAR=O，打开片选信号（CE ）和写命令 信号（WE）,即CE=0,WE=1。 ③应与T3 脉冲配合可将总线上的数据写入存储器6116的00000000地址单元中：再按一下 微动开关START 即可。 ④应关闭片选信号和写命令信号：即CE=1,WE=0。 读出操作过程： 1 ）写地址操作：参考写入操作的写地址操作 2）读内容操作： ①关闭输入三态门控制端，即SW-B=1。 ②地址寄存器存数控制信号（LDAR）任意，不过最好关闭，即LDAR=0 ，防止误按脉冲信号存入数据。 ③关闭写命令信号（WE），即WE=0，打开片选信号（CE），即CE=0，不需要T3脉冲，即 不要按微动开关START。此时00000000地址的内容通过“ BUS UNIT ”中数据显示灯B7-B0 显示出来。 数据2：（55）16 =（01010101）2 写入操作过程： 1）写地址操作： ①设置输入数据的开关状态：将试验仪左下方“ INPUT DEVICE ”中的8位数据开关D7-D0 设置为

实习五虚拟存储器实验报告

实习五虚拟存储器 一、实习内容 模拟分页式虚拟存储管理中硬件的地址转换和缺页中断，以及选择页面调度算法处理缺页中断。 二、实习目的 在计算机系统中，为了提高主存利用率，往往把辅助存储器（如磁盘）作为主存储器的扩充，使多道运行的作业的全部逻辑地址空间总和可以超出主存的绝对地址空间。用这种办法扩充的主存储器称为虚拟存储器。通过本实习帮助同学理解在分页式存储管理中怎样实现虚拟存储器。 三、实习题目 本实习有三个题，其中第一题必做，第二、第三题中可任选一个。 第一题：模拟分页式存储管理中硬件的地址转换和产生缺页中断。 [提示]： (1) 分页式虚拟存储系统是把作业信息的副本存放在磁盘上，当作业被选中时，可把作业的开始几页先装入主存且启动执行。为此，在为作业建立页表时，应说明哪些页已在主存，哪些页尚未装入主存，页表的格式为： 其中，标志——用来表示对应页是否已经装入主存，标志位=1，则表示该页已经在主存，标志位=0，则表示该页尚未装入主存。 主存块号——用来表示已经装入主存的页所占的块号。 在磁盘上的位置——用来指出作业副本的每一页被存放在磁盘上的位置。 (2) 作业执行时，指令中的逻辑地址指出了参加运算的操作数存放的页号和单元号，硬件的地址转换机构按页号查页表，若该页对应标志为“1”，则表示该页已在主存，这时根据关系式： 绝对地址=块号 块长+单元号 计算出欲访问的主存单元地址。如果块长为2的幂次，则可把块号作为高地址部分，把单元号作为低地址部分，两者拼接而成绝对地址。按计算出的绝对地址可以取到操作数，完成一条指令的执行。若访问的页对应标志为“0”，则表示该页不在主存，这时硬件发“缺页中断”信号，由操作系统按该页在磁盘上的位置，把该页信息从磁盘读出装入主存后再重新执行这条指令。 (3) 设计一个“地址转换”程序来模拟硬件的地址转换工作。当访问的页在主存时，则形成绝对地址，但不去模拟指令的执行，而用输出转换后的地址来代替一条指令的执行。当访问的页不在主存时，则输出“*该页页号”，表示产生了一次缺页中断。该模拟程序的算法如图5-1。 (4) 假定主存的每块长度为128个字节；现有一个共七页的作业，其中第0页至第3

存储器和IO扩展实验,计算机组成原理

科技学院 课程设计实验报告 ( 2014--2015年度第一学期) 名称：计算机组成原理综合实验题目：存储器和I/O扩展实验 院系：信息工程系 班级： 学号： 学生姓名： 指导教师：李梅王晓霞 设计周数：一周 成绩： 日期：2015 年1 月

一、目的与要求 1. 内存储器部件实验 （1）熟悉ROM芯片和RAM芯片在功能和使用方法等方面的相同和差异之处；学习用编程器设备向EEPROM芯片内写入一批数据的过程和方法。 （2）理解并熟悉通过字、位扩展技术实现扩展存储器系统容量的方案； （3）了解静态存储器系统使用的各种控制信号之间正常的时序关系； （4）了解如何通过读、写存储器的指令实现对58C65 ROM芯片的读、写操作； （5）加深理解存储器部件在计算机整机系统中的作用。 2. I/O口扩展实验 学习串行口的正确设置和使用。 二、实验正文 1．主存储器实验内容 1．1实验的教学计算机的存储器部件设计（说明只读存储器的容量、随机读写器的容量，各选用了什么型号及规格的芯片、以及地址空间的分布） 在教学计算机存储器部件设计中，出于简化和容易实现的目的，选用静态存储器芯片实现内存储器的存储体，包括唯读存储区（ROM，存放监控程序等） 和随读写存储区（RAM）两部分，ROM存储区选用4片长度8位、容量8KB 的58C65芯片实现，RAM存储区选用2片长度8位、容量2KB的6116芯片 实现，每2个8位的芯片合成一组用于组成16位长度的内存字，6个芯片被分 成3组，其地址空间分配关系是：0-1777h用于第一组ROM，固化监控程序， 2000-2777h用于RAM，保存用户程序和用户数据，其高端的一些单元作为监 控程序的数据区，第二组ROM的地址范围可以由用户选择，主要用于完成扩 展内存容量（存储器的字、位扩展）的教学实验。 1．2扩展8K字的存储空间，需要多少片58C65芯片，58C65芯片进行读写时的特殊要求 要扩展8K字的存储空间，需要使用2片（每一片有8KB容量，即芯片内由8192个单元、每个单元由8个二进制位组成）存储器芯片实现。对 58C65 ROM芯片执行读操作时，需要保证正确的片选信号（/CE）为低点平， 使能控制信号（/OE）为低电平，读写命令信号（/WE）为高电平，读58C65 ROM 芯片的读出时间与读RAM芯片的读出时间相同，无特殊要求；对58C65 ROM 芯片执行写操作时，需要保证正确的片选信号（/CE）为低电平，使能控制信 号（/OE）为高电平，读写命令信号（/WE）为低电平，写58C65 ROM芯片的 维持时间要比写RAM芯片的操作时间长得多。为了防止对58C65 ROM芯片执 行误写操作，可通过把芯片的使能控制引脚（/OE）接地来保证，或者确保读 写命令信号（/WE）恒为高电平。 1．3在实验中思考为何能用E命令直接写58C65芯片的存储单元，而A命令则有时不正确；

信息系统开发与设计实验九活动图、状态图

福建农林大学计算机与信息学院实验报告 1．实验项目名称：面向对象分析与设计–活动图、状态图 2．实验目的 1．熟悉活动图的基本功能和使用方法。 2．熟悉状态图的基本功能和使用方法。 3．掌握如何使用建模工具绘制活动图方法。 4．掌握如何使用建模工具绘制状态图方法。 3．实验器材 1．计算机一台。 2．Rational Rose 工具软件。 4．实验内容 （1）根据学院的图书管理系统开发进度，在完成对系统的需求建模，得到用例模型后，应针对每个用例进行业务分析，说明其具体的业务流程、在删除读者用例描述的基础上，系统分析部指派您完成该项任务。要求：用活动图来描述系统中已知用例的业务过程： 1．描述添加读者用例。 2．描述添加管理员用例。 3．描述新加书籍用例 (2) 通过前面内容的学习，在学院图书馆的图书馆管理系统的需求的初步分析，得出系统的用例图和相应的活动态。通过这两类图我们可以初步了解系统的业务处理过程，但对业务处理过程的处理状态间转换了解仍不够，这不利于设计人员对系统业务的进一步理解，而状态图能从对象的动态行为的角度去描述系统的业务活动。通过还书用例的状态图绘制学习，完成如下任务： 1. 完成图书业务模块中借书用例的状态图。 2. 完成图书业务模块中新加书籍用例的状态图。 绘制“删除读者信息”用例的活动图的实验步骤 删除读者信息一般按照以下步骤进行： （1）管理员在录入界面，输入待删除的读者名； （2）“业务逻辑”组件在数据库中，查找待删除的读者名； （3）如果不存在，则显示出错信息，返回步骤（1），如果存在则继续； （4）“业务逻辑”组件判断“待删除的读者”是否可以删除； （5）如果不可以，则显示出错信息，返回步骤（8），如果可以则继续； （6）在数据库中，删除相关信息； （7）显示删除成功信息； （8）结束。 5. 实验报告要求 1．整理实验结果。

实验7 面向对象分析与设计—活动图

实验7 面向对象分析与设计—活动图姓名：学号：日期： 7.1 实验目的 ?熟悉熟悉UML活动图的功能和组成元素 ?理解活动图的语义 ?学会构思活动图 ?掌握活动图的绘制方法 7.2 实验类型及学时 ?验证型 ?2学时 7.3 实验设备 ?PC机一套，要求安装Windows操作系统、Office软件 ?安装Visio分析建模工具 7.4 实验要求 ?要求能够熟练运用Visio软件所提供的菜单、工具、模型等制作图形或图 表；能用Visio软件所提供的专业图形模板，自行绘制出专业化、高质量的图形或图表 ?结合案例1，根据给定系统（案例2）的业务需求，构思网上书店的活动 图，且绘制活动图 ?攥写实验报告，请以“学号+姓名”命名实验报告文档，并在规定时间内 提交

7.5实验内容 1、案例1——图书管理系统之用户管理模块 2、案例2——网上书店系统 7.6 实验结果 1、案例2——网上书店系统 请将“网上书店系统的活动图”放置于实验报告7。 （1）客户购书的活动图

（2）订单处理的活动图 7.7 心得体会 （请大家根据自己的实际情况，如实填写）

不过如此，我觉得简单的小菜一碟，就和那个什么一样，和上次实验报告三一样，这几个案列通过之前的几次操作都是剖析的较为详细了，所以实际上画活动图和前面的几张图片没有太大差别。就是把已经剖析好的每个部分用着活动图的规则来进行摆放，尽管可能因为时间不够，然后导致有些地方出错，或者会看不出来，所以我百度了一下下，发现没有别人做的，所以就先这样上交了。非要说问题的话就是感觉有很多地方有缺漏，而且说明分析可能不够，而且图画的不是很漂亮，但是时间不够我就不改了。

实验二数据存储实验

实验二数据存储实验 一、实验目的 1、掌握TMS320C54的程序空间的分配； 2、掌握TMS320C54的数据空间的分配； 3、熟悉操作TMS320C54数据空间的指令。 二、实验设备 计算机，CCS 2.0版软件，DSP仿真器，实验箱。 三、实验原理 本实验指导书是以TMS320C5416为例,介绍相关的内部和外部存储器资源。对于其他类型的CPU请参考查阅相关的数据手册。 下面给出TMS320C5416的存储器分配表： 对于数据存储空间而言，映射表相对固定。值得注意的是内部寄存器都映射到数据存储空间内。因此在编程应用是这些特定的空间不能作其他用途。对于程序存储空间而言，其映射表和CPU的工作模式有关。当MP/MC引脚为高电平时，CPU工作在微处理器模式；当MP/MC引脚低电平时，CPU工作在为计算机模式。具体的存储器映射关系如上如所示。 存储器试验主要帮助用户了解存储器的操作和DSP的内部双总线结构。并熟悉相关的指令代码和操作等。 四、实验步骤与内容 1、连接好DSP开发系统，运行CCS软件；

2、在CCS的Memory窗口中查找C5416各个区段的数据存储器地址，在可以改变 的数据地址随意改变其中内容； 3、在CCS 中装载实验示范程序，单步执行程序，观察程序中写入和读出的数据存储地址的变化； 4、联系其他寻址方式的使用。 5、样例程序实验操作说明 启动CCS 2.0，并加载“exp02.out”； 图2.1 加载out文件 用“View”下拉菜单中的“Memory”查看内存单元；

图2.2 memory视图菜单 输入要查看的内存单元地址，本实验要查看0x1000H~0x100FH单元的数值变化，输 入地址0x1000H； 图2.3 memory 参数设置窗 查看0x1000H~0x100FH 单元的初始值，单击“Run”运行程序，也可以“单步”运 行程序；