当前位置：文档视界 › 数字时钟设计实验报

数字时钟设计实验报

电子课程设计题目：数字时钟

数字时钟设计实验报告

一、设计要求：

设计一个24小时制的数字时钟。

要求：计时、显示精度到秒；有校时功能。采用中小规模集成电路设计。发挥：增加闹钟功能。

二、设计方案：

由秒时钟信号发生器、计时电路和校时电路构成电路。秒时钟信号发生器可由振荡器和分频器构成。

计时电路中采用两个60进制计数器分别完成秒计时和分计时；24进制计数器完成时计时；采用译码器将计数器的输出译码后送七段数码管显示。

校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。

三、电路框图：

图一数字时钟电路框图

四、电路原理图：（一）秒脉冲信号发生器

秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。由振荡器与分频器组合产生秒脉冲信号。

? 振荡器: 通常用555定时器与RC 构成的多谐振荡器，经过调整输出1000Hz 脉冲。

? 分频器: 分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能

扩展电路所需要的信号，选用三片74LS290进行级联，因为每片为1/10分频器，三片级联好获得1Hz 标准秒脉冲。其电路图如下：

译码器

时计数器 (24进制) 分计数器 (60进制) 秒计数器 (60进制)

校时电路

秒信号发生器

图二秒脉冲信号发生器

（二）秒、分、时计时器电路设计

秒、分计数器为60进制计数器，小时计数器为24进制计数器。

?60进制——秒计数器

秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计：利用十进制计数器CD40110设计10进制计数器显示秒的个位。个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计数和进位功能。利用74LS161和74LS11设计6进制计数器显示秒的十位，当十位计数器由0增加到5时利用74LS11与门产生一个高电平接到个位、十位的CD40110的清零端，同时产生一个脉冲给分的个位。其电路图如下：

图三60进制--秒计数电路

?60进制——分计数电路

分的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计：来自秒计数电路的进位脉冲使分的个位加1，利用十进制计数器CD40110设计10进制计数器显示秒的个位。个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计数和进位功能。利用74LS161和74LS11设计6进制计数器显示秒的十位，当十位计数器由0增加到5时利用74LS11与门产生一个高电平接到个位、十位的CD40110的清零端，同时产生一个脉冲给时的个位。其电路图如下：

图四60进制--分计数电路

?24进制——时计数电路

来自分计数电路的进位脉冲使时的个位加，个位计数器由0增加到9是产生进位，连在十位计数器脉冲输入端CP，当十位计到2且个位计到3是经过74LS11与门产生一个清零信号，将所有CD40110清零。其电路图如下：

图五 24进制--时计数电路

? 译码显示电路

译码电路的功能是将秒、分、时计数器的输出代码进行翻译，变成相应的数字。用以驱动LED 七段数码管的译码器常用的有74LS148。74LS148是BCD-7段译码器/驱动器，输出高电平有效，专用于驱动LED 七段共阴极显示数码管。若将秒、分、时计数器的每位输出分别送到相应七段数码管的输入端，便可以进行不同数字的显示。在译码管输出与数码管之间串联电阻R 作为限流电阻。其电路图如下：

图六译码显示电路

? 校时电路

校时电路是数字钟不可缺少的部分，每当数字钟与实际时间不符时，需要根据标准时间进行校时。一般电子表都具有时、分、秒等校时功能。为了使电路简单，在此设计中只进行分和小时的校时。“快校时”是通过开关控制，使计数器对1Hz 校时脉冲计数。图中S1为校正用的控制开关，校时脉冲采用分频器输出的1Hz 脉冲，当S1为“0”时可以进行“快校时”。其电路图如下：

图七校队电路

U10C

74LS00 1

3 U11A

74LS00 11

U10D

74LS00

3.3k

C1 0.01uF

S1 GND

U8E

74LS04 1HZ

S2/M2 Q2+5V

五、实验方法：

1、秒脉冲产生部分

采用555多谐振荡器产生1HZ频率信号，作为秒脉冲及整体电路的信号输入部分。其仿真电路图如下图所示：

图八秒脉冲发生器仿真电路

2、计数电路

电子钟计时分为小时、分钟和秒，其中小时为二十四进制，分钟和秒均为六十进制，输出可以用数码管显示，所以要求二十四进制为00000000~00100100计数，六十进制为00000000~01100000计数，并且均为8421码编码形式。

（1）小时计数——二十四进制电路仿真

用两片74LS160N（分A片、B片）设计一个一百进制的计数器，在24（00100100）处直接取出所有为1的端口，经过输入与非门74LS00D，再给两个清零端CLR。使用74LS160N异步清零功能完成二十四进制循环，计数范围为0~23。然后用七段显示译码器74LS47D将A、B两片74LS160N的输出译码给LED数码管。仿真电路如图九所示。：

图九24进制——时计数器仿真电路

（2）分钟、秒计数——六十进制电路仿真

此电路类似于二十四进制计数器，采用74LS160N设计出一百进制的计数器，在60（01100000）处直接取出所有为1的端口，经过输入与非门74LS00D，再给两个清零端CLR。使用74LS160N 异步清零功能完成六十进制循环，计数范围为0~59。然后用七段显示译码器74LS47D将A、B 两片74LS160N的输出译码给LED数码管。仿真电路如图所示：

图十60进制——秒计数器仿真电路

图十一60进制——分计数器仿真电路

（四）校时校分（秒）电路。

数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。这里利用两个与非门加一个单刀双掷开关来实现校时功能。第一个74LS00D与非门的输入端一端接清零信号，另一端接第二个与非门的输入端，第二个74LS00D的输入端一端接计数脉冲，另一端接一个单刀双掷开关。开关接通的一段接地，另一端接高电平。当开关打到另一端时，时或分的个位就单独开始计数，这样就能实现校时功能。其电路图如图所示：

图十二校分仿真电路

六、实验结果和结论：

数字时钟仿真电路图如下图所示，在Multisim11.0中进行仿真，可以实现数字时钟的显示功能、校时功能。显示功能中，小时实现的是24进制，分和秒实现的是60进制，通过校时电路能够分别校对时和分。

图十三数字时钟仿真电路

七、设计体会：

在本次Multisim仿真过程，从安装软件、选定课题、设计电路、进行仿真、运行结果都自己实际操作完成。在数字时钟设计中，根据老师上课所讲的内容，可以用两片集成十进制同步计数器74LS160D级联为100进制，再利用其异步清零功能，可以分别实现小时的24进制和分秒的60进制。当然，在仿真过程中也遇到了很多困难和问题。比如说，无法直接从秒进位到分和分进位到时，并且在仿真中总是出错。于是自己请教了一些也做数字时钟的同学，同时在网上查找了相关资料，最后终于用两个与非门和单刀双掷开关实现了从秒到分的进位、分到时的进位功能及校准功能。

通过本次实验对数电知识有了更深入的了解，将其运用到了实际中来，明白了学习电子技术基础的意义，也达到了其培养的目的。也明白了一个道理：成功就是在不断摸索中前进实现的，遇到问题我们不能灰心、烦躁，甚至放弃，而要静下心来仔细思考，分部检查，找出最终的原因进行改正，这样才会有进步，才会一步步向自己的目标靠近，才会取得自己所要追求的成功。

当然，自己的仿真技术和应用能力还是很欠缺的，虽然完成了基本的设计要求，但是很多自己想要的扩展功能还未能实现。而且很多时候会走过很多弯路，浪费了很多不必要的时间。不过，这次设计经历必将使我受益终身，让我明白如何更好的获取知识，如何更好的理论联系实际。今后的学习更需要不断努力，在获得知识的同时获得快乐，真正的主动探索，主动学习，形成自己的思维方式，不断应用，不断进取。

精品文档

《数字逻辑》数字时钟课程设计报告资料

《数字逻辑》课程设计报告题目数字时钟学院（部）信息工程学院专业计算机科学与技术班级计算机一班学生姓名学号20132402 6 月29 日至 7 月 3 日共1 周指导教师（签字）

题目一．摘要：钟表的数字化给人们的生产生活带来了极大的方便，并且极大的扩展了钟表原先的报时功能。诸如定时自动报有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常警、学校的按时自动打铃、时间程序自动控制、定时广播、定时启闭路灯，甚至各种定时电气的自启用等。所现实的意义。本次数电课设我组设计的数字时钟是由石英晶体振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路和计时电路组成，石英晶体振荡器产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器在七段显示器上显示时间。二．关键词：校时计时报时分频石英晶体振荡器三．技术要求： 1、有“时”、“分”、“秒”（23小时59分59秒）显示且有校时功能； 2、有计时功能，时钟不会在计时的时候停下。计时范围是0~99秒； 3、有闹铃功能，闹铃响的时间由使用者自己设置，闹铃时间至少一分钟； 4、要在七段显示器（共阴极6片）显示时间； 5、电子钟要准确正常地工作。四、方案论证与选择：钟表的是长期使用的器件，误差容易积累由此增大。所以要求分频器产生的秒脉冲要极其准确。而石英晶体产生的信号是非常稳定的，所以我们使用石英晶体产生的信号经过分频电路作为秒脉冲。秒脉冲信号经过6级计数器，分别得到“秒”、“分”、“时”的个位、十位的计时。由实际的要求，“秒”、“分”计数器为60进制的计数器，小时为24进制。由于74LS160十进制加法计数器易于理解使用，我们在设计各个计数器时都是由采用74LS160芯片级联构成。在计时部分，最小单位是0.01s，我们采用555多谐振荡器产生100HZ的信号作为秒脉冲进入一个4级计数器，计时范围是0~99秒。石英晶体

数字钟设计报告——数字电路实验报告

数字钟设计实验报告专业:通信工程姓名:王婧班级:111041B 学号:111041226

数字钟的设计目录一、前言 (3) 二、设计目的 (3) 三、设计任务 (3) 四、设计方案 (3) 五、数字钟电路设计原理 (4) （一）设计步骤 (4) （二）数字钟的构成 (4) （三）数字钟的工作原理 (5) 六、总结 (9) １

一、前言此次实验是第一次做EDA实验，在学习使用软硬件的过程中，自然遇到很多不懂的问题，在老师的指导和同学们的相互帮助下，我终于解决了实验过程遇到的很多难题，成功的完成了实验，实验结果和预期的结果也是一致的，在这次实验中，我学会了如何使用Quartus II软件，如何分层设计点路，如何对实验程序进行编译和仿真和对程序进行硬件测试。明白了一定要学会看开发板资料以清楚如何给程序的输入输出信号配置管脚。这次实验为我今后对 EDA的进一步学习奠定了更好的理论基础和应用基础。通过本次实验对数电知识有了更深入的了解，将其运用到了实际中来，明白了学习电子技术基础的意义，也达到了其培养的目的。也明白了一个道理：成功就是在不断摸索中前进实现的，遇到问题我们不能灰心、烦躁，甚至放弃，而要静下心来仔细思考，分部检查，找出最终的原因进行改正，这样才会有进步，才会一步步向自己的目标靠近，才会取得自己所要追求的成功。２

二、设计目的 1.掌握数字钟的设计方法。 2熟悉集成电路的使用方法。 3通过实训学会数字系统的设计方法； 4通过实训学习元器件的选择及集成电路手册查询方法； 5通过实训掌握电子电路调试及故障排除方法； 6熟悉数字实验箱的使用方法。三、设计任务设计一个可以显示星期、时、分、秒的数字钟。要求： 1、24小时为一个计数周期； 2、具有整点报时功能； 3、定时闹铃（未完成）四、设计方案一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器和定时器组成。干电路系统由秒信号发生３

数字时钟设计原理

数字时钟设计——原理图一．实验目的设计一个多功能数字中电路，基本功能为：①准确计时，以数字形式显示分、秒的时间；②分和秒的计时要求为60进位；③校正时间。二．设计框图和工作原理由振荡器产生高稳定的高频脉冲信号，作为数字钟的时间基准（系统时钟），再经分频器输出标准秒脉冲信号。秒计数器计满60后向分计数器进位，分计数器计满60后重新开始计时。计数器的输出经译码器送显示器。计时出现误差时可以用校时电路进行校分。三．设计方案

1.振荡器的设计振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。一般来说，振荡器的频率越高，计时精度越高。在这里我们选用由集成电路定时器555与RC组成的多谐振荡器。这里选用555构成的多谐振荡器，输出振荡频率v0＝1KHz的脉冲，电路参数如下图所示。 2.分频器的设计选用3片中规模集成电路计数器74LS90可以完成分频功能。因为每片为1／10分频，3片级联则可获得所需要的频率信号，即第1片的Q3端输出频率为100HZ，第2片的Q3端输出为10Hz，第3片的Q3端输出为1Hz。分频电路如下图所示：

3.分秒计数器的设计分和秒计数器都是模M=60的计数器，其计数规律为：00-01-… -58-59-00…选74LS92作十位计数器，74LS90作个位计数器。再将它们级联组成模数M=60的计数器。分秒计数电路如下： 74LS90的原理图如下： 74LS92的原理图如下： 4.校时电路的设计当数字钟接通电源或者计时出现误差时，需要校正时间(或称校时)。校时是数字钟应具备的基本功能。一般电子手表都具有时、分、秒等校时功能。为使

数字时钟课程设计报告

《电子线路课程设计报告》系另 1」：机电与自动化学院专业班级：电气及自动化技术1001 学生姓名：陈星涯指导教师：梁宗善 i=r （课程设计时间： 2012年1月3日——2012年1月13日）华中科技大学武昌分校 1.课程设计目的................................................. 3页 2.课程设计题目描述和要求....................................... 3页 2.1课程设计题目............................................. 3页

2.2课程设计要求............................................. 3页 3. ......................................................................................................... 比较和选定设计的系统方案.................................................... 4页 3.1数字钟的构成............................................. 4页 4.单元电路设计及工作原理....................................... 5页 4.1时基电路................................................. 5页 a. 多谐振荡器的工作原理................................... 5页 4.2计数器................................................... 7页 a.中规模计数器组件介绍.................................. 7页 b.60 进制计数器 .......................................... 8页 C.12 翻1计数器........................................... 9页 4.3译码器................................................... 10页 4.4显示器................................................... 10页 4.5校时电路................................................. 11页 4.6定时控制电路............................................. 12页 4.7仿广播电台正点报时电路................................... 13页 5.调试过程及分析............................................... 14页 5.1显示器故障排查........................................... 14页 5.2计数器调试及分析......................................... 15页 5.3校时电路的调试........................................... 16页 5.4增加抗干扰电路........................................... 16页 5.5闹时电路的调试........................................... 17页 5.6仿广播电台整点报时电路调试............................... 17页 6.课程设计总结................................................. 17页 7.参考文献..................................................... 19页 8.附件一：电子时钟主体电路电路图............................... 20页 9.附件二：扩展电路电路图....................................... 21页 10.附件三：系统所需元器件清单 ................................ 22页 11.课程设计成绩.............................................. 23页一、设计任务与目的数字时钟是一种利用数字电路技术实现时、分、秒计时的装置，与传统的

数字电子时钟实验报告材料

华大计科学院数字逻辑课程设计说明书题目：多功能数字钟专业：计算机科学与技术班级：网络工程1班姓名：刘群学号： 1125111023 完成日期：2013-9

一、设计题目与要求设计题目：多功能数字钟设计要求： 1.准确计时，以数字形式显示时、分、秒的时间。 2.小时的计时可以为“12翻1”或“23翻0”的形式。 3.可以进行时、分、秒时间的校正。二、设计原理及其框图 1.数字钟的构成数字钟实际上是一个对标准频率 1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路。图 1 所示为数字钟的一般构成框图。图1 数字电子时钟方案框图

⑴多谐振荡器电路多谐振荡器电路给数字钟提供一个频率1Hz 的信号，可保证数字钟的走时准确及稳定。 ⑵时间计数器电路时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成。其中秒个位和秒十位计数器、分个位和分十位计数器为60 进制计数器。而根据设计要求，时个位和时十位计数器为24 进制计数器。 ⑶译码驱动电路译码驱动电路将计数器输出的8421BCD 码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。 ⑷数码管数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管。本设计提供的为LED数码管。 2.数字钟的工作原理 ⑴多谐振荡器电路 555 定时器与电阻R1、R2，电容C1、C2 构成一个多谐振荡器，利用电容的充放电来调节输出V0，产生矩形脉冲波作为时钟信号，因为是数字钟，所以应选择的电阻电容值使频率为1HZ。 ⑵时间计数单元六片74LS90 芯片构成计数电路，按时间进制从右到左构成从低位向高位的进位电路，并通过译码显示。在六位LED 七段显示起上显示

数字时钟设计实验报告47686

word专业整理电子课程设计题目：数字时钟

数字时钟设计实验报告一、设计要求：设计一个24小时制的数字时钟。要求：计时、显示精度到秒；有校时功能。采用中小规模集成电路设计。发挥：增加闹钟功能。二、设计方案：由秒时钟信号发生器、计时电路和校时电路构成电路。秒时钟信号发生器可由振荡器和分频器构成。计时电路中采用两个60进制计数器分别完成秒计时和分计时；24进制计数器完成时计时；采用译码器将计数器的输出译码后送七段数码管显示。校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。三、电路框图：图一数字时钟电路框图四、电路原理图：（一）秒脉冲信号发生器秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质译码器译码器译码器时计数器 (24进制) 分计数器 (60进制) 秒计数器 (60进制) 校时电路秒信号发生器

量。由振荡器与分频器组合产生秒脉冲信号。 ?振荡器: 通常用555定时器与RC构成的多谐振荡器，经过调整输出1000Hz 脉冲。 ?分频器: 分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能扩展电路所需要的信号，选用三片74LS290进行级联，因为每片为1/10分频器，三片级联好获得1Hz标准秒脉冲。其电路图如下：图二秒脉冲信号发生器（二）秒、分、时计时器电路设计秒、分计数器为60进制计数器，小时计数器为24进制计数器。 ?60进制——秒计数器秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计：利用十进制计数器CD40110设计10进制计数器显示秒的个位。个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计数和进位功能。利用74LS161和74LS11设计6进制计数器显示秒的十位，当十位计数器由0增加到5时利用74LS11与门产生一个高电平

数字电子时钟课程设计总结报告

《数字逻辑电路设计》课程设计总结报告题目：数字电子钟设计指导教师：设计人员：（学号）：班级：

日期：2018年12月

一．设计任务书任务：数字电子钟设计基本设计要求：仿真实现数字电子钟 1.要求能显示“时”“分”“秒” 2.时24小时，分60分钟，秒60。 3.能够校时，校分电路在实验箱上实现二．设计框图及整机概述设计框图：概述：数字电子时钟电路系统由秒信号发生器、校分校时电路、“时、分、秒”计数器和“时、分、秒”显示器组成。秒信号发生器将秒信号送入秒计时器，秒计时器为六十进制计数器，每计六十个数便发送分脉冲信号给分计数器，分计数器也为六十进制计数器，每计六十个数便发送时脉冲信号给时计数器，时计数器是二十四进制计数器。“时、分、秒”显示器将计数器输

出的状态显示出来。三．各单元电路的设计方案及原理说明 1.六十进制计数器计数器是对cp脉冲进行计数的时序逻辑电路。“分”和“秒” 的计数由六十进制计数器实现，74LS161为16进制计数器，两片74LS161EP和ET恒为1，均工作在计数状态，当分个位和秒个位计数器计到9（1001）时，CLOR端为高电平，经反相器后使时位CLK端为低电平。当下一个计数输入脉冲到达后，个位记成0（0000），此时CLOR端跳回低电平，时位计数1。计数器从0开始计数，当计入60个脉冲时，经与非门产生低电平，立即将两片74LS161同时置零，得到60进制计数器。 2.二十四进制计数器时的计数由二十四进制计数器实现，当计入24个脉冲的

时候，经与非门产生的低电平信号即将两片74LS161同时置零，得到二十四进制计数器。 3.显示电路计数器输出的是8421BCD码，需译码器将其转为阿拉伯数字。 4.校时电路利用校时电路截断分十位和时十位的直接计数通路，当校时电路中的开关截断时，其中的与非门一端接高电平，另一端接秒/分十位的进位输出端，若秒/分十位的进位输出端输出的是低电平，则分/时个位的CLK有低电平的信号输入，此时得到

数字电子钟实验报告

咸阳师范学院物理与电子工程学院课程设计报告题目：班级：姓名：学号：指导教师：成绩：完成日期：年月

目录第一章概述 3 第二章数字电子钟的电路原理 4 第三章电路调试与制作11 第四章总结与体会12 第五章附录13

第一章概述数字钟是采用数字电路实现对.时,分,秒.数字显示的计时装置,广泛用于个人家庭,车站, 码头办公室等公共场所,成为人们日常生活中不可少的必需品,由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,运运超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。虽然市场上已有现成的数字集成电路芯片出售，价格便宜，使用方便，这里所制作的数字电子可以随意设置时，分的输出，是数字电子中具有体积小、耗电省、计时准确、性能稳定、维护方便等优点。课程设计目的（1）加强对电子制作的认识，充分掌握和理解设计个部分的工作原理、设计过程、选择芯片器件、电路的焊接与调试等多项知识。（2）把理论知识与实践相结合，充分发挥个人与团队协作能力，并在实践中锻炼。（3）提高利用已学知识分析和解决问题的能力。（4）提高实践动手能力。

第二章数字电子钟的电路原理数字电子钟的设计与制作主要包括：数码显示电路、计数器与校时电路、时基电路和闹铃报时电路四个部分。 1．数码显示电路译码和数码显示电路是将数字钟的计时状态直观清晰地反映出来。显示器件选用FTTL-655SB双阴极显示屏组。在计数电路输出信号的驱动下，显示出清晰的数字符号。 2．计数器电路 LM8560是一种大规模时钟集成电路它与双阴极显示屏组可以制成数字钟钟控电路。 3．校时电路数字钟电路由于秒信号的精确性和稳定性不可能做到完全准确无误，时基电路的误差会累积；又因外部环境对电路的影响，设计产品会产生走时误差的现象。所以，电路中就应该有校准时间功能的电路。通过手动调节按键，达到校准的目的。 4．定时报警电路当调好定时间后并按下开关K1（白色键），显示屏右下方有红点指示，到定时时间有驱动信号经R3使VT1工作，即可定时报警输出。芯片资料 LM8560是一种大规模时钟集成电路它与双阴极显示屏组可以制成数字钟钟控电路。作为时钟，它准确醒目；作为控制开关，它动作无误；在1小时59分钟或59分钟内，能任意暂停，使用十分方便。仔细观察从0-9的每个数字并比较图1所示的笔段。内部电路参看图2, LM8560各脚功能，参看图3。

数字电子钟课程设计实验报告

中北大学信息与通信工程学院通信工程专业《电子线路及系统》课程设计任务书2016/2017 学年第一学期学生姓名：张涛学号：李子鹏学号：课程设计题目：数字电子钟的设计起迄日期：2017年1月4日～2017年7月10日课程设计地点：科学楼指导教师：姚爱琴 2017年月日课程设计任务书

中北大学信息与通信工程学院通信工程专业《电子线路及系统》课程设计开题报告2016/2017 学年第一学期题目：数字电子钟的设计学生姓名：张涛学号：李子鹏学号：

指导教师：姚爱琴 2017 年 1 月 6 日中北大学信息与通信工程学院通信工程专业《电子线路及系统》课程设计说明书2016/2017 学年第二学期题目：数字电子钟的设计学生姓名：张涛学号：李子鹏学号：指导教师：姚爱琴 2017 年月日

目录 1 引言 (6) 2 数字电子钟设计方案 (6) 2.1 数字计时器的设计思想 (6) 2.2数字电路设计及元器件参数选择 (6) 2.2.2 时、分、秒计数器 (7) 2.2.3 计数显示电路 (8) 2.2.5 整点报时电路 (10) 2.2.6 总体电路 (10) 2.3 安装与调试 (11) 2.3.1 数字电子钟PCB图 (11) 3 设计单元原理说明 (11) 3.1 555定时器原理 (12) 3.2 计数器原理 (12) 3.3 译码和数码显示电路原理 (12) 3.4 校时电路原理 (12) 4 心得与体会 (12) 1 引言数字钟是一种用数字电子技术实现时，分，秒计时的装置，具有较高的准确性和直观性等各方面的优势，而得到广泛的应用。此次设计数字电子钟是为了了解数字钟的原理，在设计数字电子钟的过程中，用数字电子技术的理论和制作实践相结合，进一步加深数字电子技术课程知识的理解和应用，同时学会使用Multisim电子设计软件。 2数字电子钟设计方案 2.1 数字计时器的设计思想要想构成数字钟，首先应选择一个脉冲源——能自动地产生稳定的标准时间脉冲信号。而脉冲源产生的脉冲信号地频率较高，因此，需要进行分频，使得高频脉冲信号变成适合于计时的低频脉冲信号，即“秒脉冲信号”（频率为1Hz）。经过分频器输出的秒脉冲信号到计数器中进行计数。由于计时的规律是：60秒=1分，60分=1小时，24小时=1天，就需要分别设计60进制，24进制计数器，并发出驱动信号。各计数器输出信号经译码器、驱动器到数字显示器，是“时”、“分”、“秒”得以数字显示出来。值得注意的是：任何记时装置都有误差，因此应考虑校准时间电路。校时电路一般

数字闹钟课程设计报告

数字电路实验课程设计报告数字闹钟

第一部分设计任务 1.1设计任务设计、制作一个带有校时功能、可定时起闹的数字闹钟。 1.2设计指标 1、有“时”、“分”十进制显示，“秒”使用分个位数码管上的DP点显示。 2、计时以24小时为周期。(23:59→00:00) 3、具有校时电路，可进行分、时较对。 4、走时过程能按预设的定时时间(精确到小时)启动闹钟产生闹铃，闹铃响时约3s。

第二部分设计方案 2.1总体设计方案说明系统组成：秒信号发生器：由LM555构成多谐振荡器走时电路：计数器和与非门组成校时电路：秒信号调节闹钟电路：跳线的方法由计数器、译码器、组合逻辑电路、单稳态电路组成显示电路：译码器数码管模块结构与方框图

第三部分电路设计与器件选择 3.1 秒信号发生器 3.1.1模块电路及参数计算提供秒脉冲取R1=1.5K,R2=2.4K C=220uF T≈1S 3.1.2工作原理和功能说明 3.1.3器件说明内部电路组成: (1)分压器(3 个R) (2) 电压比较器 (A1、A2） (3)RS 触发器 (4)反相器 (5)晶体管T 1端GND 地 2端TR 低电平触发输入 3端UO 输出 4端RD 直接清0 5端CV 电压控制，不用时经0.01 F 电容接地 6端TH 高电平触发输入 7端D 三极管集电极 8端VCC 电源(4.5V~18V) C R T C R R T PL PH 2217.0)(7.0=+=z 11 H T f == C R R T T T PL PH )2(7.021+=+=

数字时钟设计实验报告.docx

电了课程设计题目：数字时钟

数字时钟设计实验报告、设计要求: 设计一个24小时制的数字时钟。要求：计时、显示精度到秒；有校时功能。采用中小规模集成电路设计。发挥：增加闹钟功能。二——、设计方案：由秒时钟信号发生器、计时电路和校时电路构成电路。秒时钟信号发生器可由振荡器和分频器构成。计时电路中采用两个60进制计数器分别完成秒计时和分计时；24进制计数器完成时计时；采用译码器将计数器的输出译码后送七段数码管显示。校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。三、电路框图: 四、电路原理图: （一）秒脉冲信号发生器秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。由振荡器与分频器组合产生秒脉冲信号。振荡器：通常用555定时器与RC构成的多谐振荡器，经过调整输出100QHZ 脉冲。分频器：分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能扩展电路所需要的信号，选用三片74LS290进行级联，因为每片为1/10分频器，三片级联好获得IHz标准秒脉冲。其电路图如下：

图三60进制--秒计数电路 <1 LI? （二）秒、分、时计时器电路设计秒、分计数器为60进制计数器，小时计数器为24进制计数器 60进制一一秒计数器秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成 60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计：利用十进制计数器 CD4011（设计10进制计数器显示秒的个位。个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP ，从而实现10进制计数和进位功能。利用74LS161和74LS11设计6进制计数器显示秒的十位，当十位计数器由0增加到5时利用74LS11与门产生一个高电平接到个位、十位的CD4011C 的清零端，同时产生一个脉冲给分的个位。其电路图如下：图二秒脉冲信号发生器 CKB CKA Rol NC Roe QA NC VrC GMD R91 QE R9S ClC ?∣0∏hrη A C ? D D B C- ^NQQ^QQ BICy X 1 ￡ W R0R0N C VC Tffl DI5 GVT M RES OTN CKB CKA Rol NC R02 QA NC QD VCC GND R91 QB R92 QC Z 一 --∏ I ∣Ξ?? 中 OlA DiLn+1;IIlr

EDA数字时钟课程设计报告

EDA技术及应用课程设计说明书 2013 届电子信息工程专业班级题目数字时钟学号姓名指导教师二О一五年月日

一、基本原理一个完整的时钟应由三部分组成：秒脉冲发生电路、计数显示部分和时钟调整部分。秒脉冲发生电路原理：一个时钟的准确与否主要取决于秒脉冲的精确度。为了保证计时准确我们对系统时钟48MHz进行了48000000分频，从而得到1Hz的秒脉冲。计数显示部分原理：显示部分是用数码管LED实现的，这里使用的是共阳极的数码管如图所示8个数码管，其中左边两个数码管用来显示时的个位和十位、中间的显示分的个位和十位、最右边两个显示分的个位和十位。时钟调整部分原理：校时电路里定义key[0]、key[1]和k2、k3分别用于控制时钟的计时开始、清零和调整功能中的时的加1、分的加1处理，从而完成对现在的时间调整。本实验电路校时电路在此完成了暂停、清零、时调整和分调整。

二、硬件设计芯片图：图1 数字时钟原理图程序的调试工作都是在电脑上完成的，通过程序的输入、原理图的建立、管脚分配、编译、仿真、再下载到芯片进行运行。

电路中采用共阳极连接的七段数码管，通过程序的控制扫描驱动来显示时钟的时-分-秒。

程序中的按键设定为K1暂停、K2清零、K3调时、K4调分元件清单：三、数字时钟的Verilog实现管脚的分配：程序： module clock(clk,s1,,s2,key,dig,seg); //模块名clock input clk,s1,s2; //输入时钟 input[1:0]key; //输入按键 output[7:0]dig; //数码管选择输出引脚

数字钟设计实验报告

湖南工业职业技术学院项目制作报告书项目名称：新大屏幕数字钟制作所属课程：数字电子技术系别电气工程专业班级电信S2009－2 学生姓名易延烽学号16 项目指导老师李佳老师电子邮箱联系Q Q 571040889 2011-1-1

新大屏幕数字钟的制作一.设计目的 a.熟悉集成电路的引脚安排. b.掌握各芯片的逻辑功能及使用方法. c.了解面包板结构及其接线方法. d.了解数字钟的组成及工作原理. e.熟悉数字钟的设计与制作. 二.设计要求 1.a.时间以24小时为一个周期,显示时,分,秒; b.有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间; c.为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号. 2..制作要求 a.画出电路原理图(或仿真电路图); b.元器件及参数选择; c.电路仿真与调试; 3.制作要求自行装配和调试,并能发现问题和解决问题. 4.编写设计报告写出设计与制作的全过程,附上有关资料和图纸,有心得体会. 三.设计原理及其框图 1.数字钟的构成数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路.由于计数的起始时间不可能与标准时间(如北京时间)一致,故需要在电路上加一个校时电路,同时标准的1HZ时间信号必须做到准确稳定.通常使用石英晶体振荡器电路构成数字钟.图(1)

. ⑴晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号,可保证数字钟的走时准确及稳定.不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路. ⑵分频器电路分频器电路将32768Hz的高频方波信号经32768()次分频后得到1Hz的方波信号供秒计数器进行计数.分频器实际上也就是计数器. ⑶时间计数器电路时间计数电路由秒个位和秒十位计数器,分个位和分十位计数器及时个

数字电子时钟实验报告

一、设计题目与要求设计题目：多功能数字钟设计要求： 1.准确计时，以数字形式显示机器人行走的时、分、秒的时间。二、设计原理 1数字钟的组成部分 ⑴555定时器组成的方波发生电路多谐振荡器电路给数字钟提供一个频率1Hz 的信号，可保证数字钟的走时准确及稳定。 ⑵时间计数器电路时间计数电路分成三个模块，时，分，秒：时用24进制计数器实现；分，秒用60进制计数器实现。 ⑶译码显示电路译码驱动电路将计数器输出的8421BCD 码转换为数码管需要的逻辑状态，并在显示电路显示相应系数。 2.数字钟的工作原理 ⑴多谐振荡器电路 555 定时器与电阻R1、R2，电容C1、C2 构成一个多谐振荡器，利用电容的充放电来调节输出V0，产生矩形脉冲波作为时钟信号，因为是数字钟，所以应选择的电阻电容值使频率为1HZ。 ⑵时间计数单元

六片74LS90 芯片构成计数电路，按时间进制从右到左构成从低位向高位的进位电路，并通过译码显示。在六位LED 七段显示起上显示对应的数值。三、元器件 1.实验中所需的器材. Vcc 5V 电源?. 共阴七段数码管6 个?. 74LS90D 集成块6 块?. 74HC00D 6个以及其他元件 LM555CM 1个电阻 6个 10uF 电容 2个 2.芯片内部结构及引脚图

图2 LM555ＣＭ集成块图374LS90D集成块五、各功能块电路图 1秒脉冲发生器主要由555 定时器和一些电阻电容构成，原理是利用555 定时器的特性，通过电容的充放电使VC 在高、低电平之间转换。其中555 定时器的高、低电平的门阀电压分别是2/3VCC 和1/3VCC 当电容器充电使VC 的电压大于2/3VCC 则VC 就为高电平，然而由于反馈作用又会使电容放电。当VC 小于1/3VCC 时，VC 就为低电平。同样由于反馈作用又会使电容充电。通过555 定时器的这一性质我们就可以通过计算使他充放电的周期刚好为1S这样我们就会得到1HZ 的信号。其中555 定时器的一些功能对照后面目录。其中555 定时器组成的脉冲发生器电路见：方波发生器的部分。

数字时钟设计实验报告

电子课程设计题目:数字时钟

数字时钟设计实验报告一、设计要求: 设计一个24小时制的数字时钟。要求:计时、显示精度到秒;有校时功能。采用中小规模集成电路设计。发挥:增加闹钟功能。二、设计方案: 由秒时钟信号发生器、计时电路与校时电路构成电路。秒时钟信号发生器可由振荡器与分频器构成。计时电路中采用两个60进制计数器分别完成秒计时与分计时;24进制计数器完成时计时;采用译码器将计数器的输出译码后送七段数码管显示。校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。三、电路框图: 图一数字时钟电路框图四、电路原理图: (一)秒脉冲信号发生器秒脉冲信号发生器就是数字电子钟的核心部分,它的精度与稳定度决定了数字钟的质量。由振荡器与分频器组合产生秒脉冲信号。 ? 振荡器: 通常用555定时器与RC 构成的多谐振荡器,经过调整输出1000Hz 脉冲。 ? 分频器: 分频器功能主要有两个,一就是产生标准秒脉冲信号,一就是提供功能扩展电路所需要的信号,选用三片74LS290进行级联,因为每片为1/10分频器,三片级联好获得1Hz 标准秒脉冲。其电路图如下: 译码器译码器译码器时计数器 (24进制) 分计数器 (60进制) 秒计数器 (60进制) 校时电路秒信号发生器

图二秒脉冲信号发生器 (二)秒、分、时计时器电路设计秒、分计数器为60进制计数器,小时计数器为24进制计数器。 ?60进制——秒计数器秒的个位部分为逢十进一,十位部分为逢六进一,从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计:利用十进制计数器CD40110设计10进制计数器显示秒的个位。个位计数器由0增加到9时产生进位,连在十位部计数器脉冲输入端CP,从而实现10进制计数与进位功能。利用74LS161与74LS11设计6进制计数器显示秒的十位 ,当十位计数器由0增加到5时利用74LS11与门产生一个高电平接到个位、十位的CD40110的清零端,同时产生一个脉冲给分的个位。其电路图如下: 图三60进制--秒计数电路 ?60进制——分计数电路分的个位部分为逢十进一,十位部分为逢六进一,从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计:来自秒计数电路的进位脉冲使分的个位加1,利用十进制计数器CD40110设计10进制计数器显示秒的个位。个位计数器由0

数字时钟设计报告

设计报告撰写要求 1.设计报告，报告中要包括以下几部分容：（1）封皮：设计题目，、学号，班级，授课教师【格式见后面附表】（2）写明设计任务（3）写出设计题目的原理框图；（4）完成设计功能所选用的器件，及相应各器件的引脚排列图和功能表；（5）画出综合逻辑电路图；（6）用仿真软件进行调试的调试过程（即：在调试时遇到了哪些实际问题，你是如何解决的）；（7）各人在本次设计中的体会和收获。正文小四号宋体，1.5倍行间距。

课程设计报告题目: 数字时钟设计一．设计要求

多功能数字钟具有时间显示、闹钟设置、报时功能、校正作用。走时准确、显示直观、精度、稳定等优点。电路装置十分小巧，安装使用也方便。同时在日期中，它以其小巧，价格低廉，走时精度高，使用方便，功能多，便于集成化而受广大消费的喜爱。数字钟广泛用于个人家庭，车站，码头办公室等公共场所，成为人们日常生活中不可少的必需品，由于数字集成电路的发展和石英晶体振荡器的广泛应用，使得数字钟的精度，远远超过老式钟表，钟表的数字化给人们生产生活带来了极大的方便，而且大扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。数字钟已成为我们生活中不可缺少的必须品，广泛的应用于家庭以及办公室等公共场所。给我们生活、学习、工作、娱乐带来了极大的方便。本次设计主要是采用555定时器提供定时脉冲，74160集成块作为计时模块，8段数码显示管作为显示工具。应用电子工作平台软件来设计和仿真多功能数字钟设计，并通过硬件实验的调试来相互验证实际结果。由振荡器输出稳定的高频脉冲信号作为时间基准,经分频振荡器输出标准的秒脉冲,秒计数器满60向分计数器进位,分计数器满60向小时进位,小时计数器按“12翻1”规律计数，计数器经译码器送到显示器；计数出现误差可用校时电路进行校时、校分、校秒。并具有可整点报时与定时闹钟的功能。设计一种多功能数字钟，该数字钟具有基本功能和扩展功能两部分。其中，基本功能部分的有准确计时，以数字形式显示时、分、秒的时间和校时功能。扩展功能部分则具有：定时控制、、自动报整点时数和触摸报正点的功能。数字钟的电路也是由主体电路和扩展电路两部分构成，在电路中，基本功能部分由主体电路实现，而扩展功能部电路实现。这两部分都有一个共同特点就是它们都要用到振荡电路提供的1Hz脉冲信号。在计时出现误差时电路还可以进行校时和校分，为了使电路简单所设计的电路不具备校秒的功能。并且要用数码管显示时、分、秒，各位均为两位显示，扩展部分要有相应的响应电路。分则由扩展能按时钟功能进行小时、分钟、秒计时，能调时调分，能整点报时，使用3个2位数码管显示。总体设计

数字时钟设计实验报告

电子课程设计题目：数字时钟

数字时钟设计实验报告设计要求：设计一个24小时制的数字时钟。要求：计时、显示精度到秒；有校时功能。采用中小规模集成电路设计。发挥：增加闹钟功能。设计方案：由秒时钟信号发生器、计时电路和校时电路构成电路。秒时钟信号发生器可由振荡器和分频器构成。计时电路中采用两个60进制计数器分别完成秒计时和分计时；24进制计数器完成时计时；采用译码器将计数器的输出译码后送七段数码管显示。校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。电路框图：图一数字时钟电路框图电路原理图：（一）秒脉冲信号发生器秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。由振荡器与分频器组合产生秒脉冲信号。振荡器: 通常用555定时器与RC 构成的多谐振荡器，经过调整输出1000Hz 脉冲。分频器: 分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能扩展电路所需要的信号，选用三片74LS290进行级联，因为每片为1/10分频器，三片级联好获得1Hz 标准秒脉冲。其电路图如下：译码器译码器译码器时计数器 (24进制) 分计数器 (60进制) 秒计数器 (60进制) 校时电路秒信号发生器

图二秒脉冲信号发生器（二）秒、分、时计时器电路设计秒、分计数器为60进制计数器，小时计数器为24进制计数器。 60进制——秒计数器秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计：利用十进制计数器CD40110设计10进制计数器显示秒的个位。个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计数和进位功能。利用74LS161和74LS11设计6进制计数器显示秒的十位，当十位计数器由0增加到5时利用74LS11与门产生一个高电平接到个位、十位的CD40110的清零端，同时产生一个脉冲给分的个位。其电路图如下：图三60进制--秒计数电路 60进制——分计数电路分的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计：来自秒计数电路的进位脉冲使分的个位加1，利用十进制计数器CD40110设计10进制计数器显示秒的个位。个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计数和进位

数字电子钟课程设计报告-数电

华东交通大学理工学院课程设计报告书所属课程名称数字电子技术课程设计题目数字电子钟课程设计分院电信分院专业班级10电信2班学号20100210410201 学生姓名陈晓娟指导教师徐涢基 20 12 年12 月18 日

目录第1章课程设计内容及要求 (3) 第2章元器件清单及主要器件介绍 (5) 第3章原理设计和功能描述 (10) 第4章数字电子钟的实现 (15) 第5章实验心得 (17) 第6章参考文献 (18)

第1章课程设计内容及要求 1.1 数字钟简介 20世纪末，电子技术获得了飞速的发展。在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高、产品更新换代的节奏也越来越快。数字钟已成为人们日常生活中必不可少的生活日用品。广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、集成电路有体积小、功耗小、功能多、携带方便等优点。因此本次设计就用数字集成电路和一些简单的逻辑门电路来设计一个数字式电子钟，使其完成时间及星期的显示功能。多功能数字钟采用数字电路实现对“时”、“分”、“秒”数字显示的计时装置。具有时间显示、走时准确、显示直观、精度、稳定等优点，电路装置十分小巧,安装使用也方便而受广大消费的喜爱。 1.2 设计目的 1. 掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法；

2. 进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力； 3. 提高电路布局，布线及检查和排除故障的能力。 1.3 设计要求 1. 设计一个有“时”、“分”、“秒”（23小时59分59秒）显示，且有校时功能的电子钟。 2. 用中小规模集成电路组成电子钟，并在实验箱上进行组装、调试。 3. 画出框图和逻辑电路图、写出设计、实验总结报告。 4. 整点报时。在59分59秒时输出信号，音频持续1s，在结束时刻为整点。

电子时钟实验报告_电子时钟

电子时钟实验报告一、实验目的学习8051定时器时间计时处理、按键扫描及LED数码管显示的设计方法。二、设计任务及要求利用实验平台上4个LED数码管，设计带有闹铃功能的数字时钟，要求：1．在4位数码管上显示当前时间，显示格式为“时时分分”； 2．由LED闪动做秒显示； 3．利用按键可对时间及闹玲进行设置，并可显示闹玲时间。当闹玲时间到蜂鸣器发出音乐，按停止键使可使闹玲声停止。三、工作原理及设计思路利用单片机定时器完成计时功能，定时器0计时中断程序每隔5ms中断一次并当作一个计数，每中断一次计数加1，当计数200次时，则表示1s到了，秒变量加1，同理再判断是否1min钟到了，再判断是否1h到了。为了将时间在LED数码管上显示，可采用静态显示法和动态显示法，由于静态显示法需要数据锁存器等较多硬件，可采用动态显示法实现LED显示。闹铃声由交流蜂鸣器产生，电路如右图，当P1.7输出不同频率的方波，蜂鸣器便会发出不同的声音。四、电路设计及描述 (1)硬件连接部分：在ZKS-03单片机综合实验仪上有四位共阳LED数码管，其标号分别为LED1~LED4。为了节省MCU的I/O口，采用串行接口方式，它仅占用系统2个I/O 口，即P1.0口和P1.1口，一个用作数据线SDA，另一个用作时钟信号线CLK，

它们都通过跳线选择器JP1相连。由于采用共阳LED数码管，它的阴极分别通过限流电阻R20~R27连接到控制KD_0~KD_Q7。这样控制8个发光二极管，就需要8个I/O口。但由于单片机的I/O口资源是有限的，因此常采用实验电路所示的串并转换电路来扩充系统资源。串并转换电路其实质是一个串入并处的移位寄存器，串行数据再同步移位脉冲CLK的作用下经串行数据线SDA把数据移位到KD_0~KD_Q7端，这样仅需2根线就可以分别控制8个发光二极管的亮灭。而P0口只能作地址/数据总线，P2口只能作地址总线高8位，P3.0、P3.1作为串行输入、输出接口，实验仪上单片机可用作I/O的口仅有：P1.0--P1.7，8位；P3.2、P3.3、P3.4、P3.5，4位。其中：P1.0用作数据线SDA，P1.1用作时钟信号CLK，所以P1.0和P1.1应该接对应跳线的A位，即跳线的中间和下面相连。P1.3、P1.4、P1.5和P1.6是四个数码管的位扫描线，其中P1.6对应数码管W1，显示小时高位；P1.5对应数码管W2，显示小时低位；P1.4对应数码管W3，显示分钟高位；P1.3对应数码管W4，显示分钟低位。P1.7连接蜂鸣器电路，输出不同频率的方波，使其发出不同的声音。P1.2用来控制秒的闪烁显示。故，P1.2也应该接对应跳线的A位。其显示电路如下图所示： P3.2、P3.3、P3.4、P3.5分别连接单刀双掷开关S1、S2、S3、S4，从而输入高低电平。将S2S1定义为功能模式选择开关；S3定义为分钟数调整开关；S4定义为小时数调整开关。当S2S1=00时，显示当前时间，不进行任何操作。当S2S1=01时，显示当前时间，同时可进行时钟调整，若S3=1，分钟数持续加1，若S4=1，小时数持续加1。