计算机系统结构实验报告要点
实验一流水线相关
一.实验目的
1. 熟练掌握WinDLX 模拟器的操作和使用，熟悉DLX 指令集结构及其特点；
2. 加深对计算机流水线基本概念的理解；
3. 进一步了解DLX 基本流水线各段的功能以及基本操作；
4. 加深对数据相关、结构相关的理解，了解这两类相关对CPU 性能的影响；
5. 了解解决数据相关的方法，掌握如何使用定向技术来减少数据相关带来的暂停。
二.实验内容
1. 用WinDLX 模拟器执行下列三个程序（任选一个）：
求阶乘程序fact.s
求最大公倍数程序gcm.s
求素数程序prim.s
分别以步进、连续、设置断点的方式运行程序，观察程序在流水线中的执行情况，观察CPU 中寄存器和存储器的内容。熟练掌握WinDLX 的操作和使用。
注意：fact.s 中调用了input.s 中的输入子程序。load 程序时，要两个程序一起装入（都select 后再点击load）。gcm.s 也是如此。
2. 用WinDLX 运行程序structure_d.s，通过模拟：
找出存在结构相关的指令对以及导致结构相关的部件；
记录由结构相关引起的暂停时钟周期数，计算暂停时钟周期数占总执行周期数的百
分比；
论述结构相关对CPU 性能的影响，讨论解决结构相关的方法。
3. 在不采用定向技术的情况下（去掉Configuration 菜单中Enable Forwarding 选项前的勾
选符），用WinDLX 运行程序data_d.s。记录数据相关引起的暂停时钟周期数以及程序执
行的总时钟周期数，计算暂停时钟周期数占总执行周期数的百分比。
4. 在采用定向技术的情况下（勾选Enable Forwarding），用WinDLX 再次运行程序data_d.s。重复上述3 中的工作，并计算采用定向技术后性能提高的倍数。
三．实验过程和截图
1.模拟执行fact.s和input.s
流水线的状态如下：
在执行求阶乘程序fact.s之后，输入值5，查看寄存器的值为120，结果正确。
2.执行程序structure_d.s之后的实验数据如下图：
由实验数据显示：
（1）该程序没有结构相关；
（2）该程序总共暂停的时钟周期数为：108个时钟周期，暂停的时钟周期数占总的时钟周
108 55.38%期数的百分比为195程序，实验数据如下图：3.不采用定向技术，运行data_d.s
由实验数据显示：
（1）由数据相关引起的暂停的时钟周期数为：104
（2）程序执行的总的时钟周期数为：202
104 51.49%（3）暂停的时钟周期数占总的时钟周期数的百分比：202 4.采用定向技术执行程序data_d.s，实验数据如下图：
由实验数据显示：
（1）程序由于数据相关引起的暂停的时候周期数为：30；
（2）程序执行的总的时钟周期数为：128；
（3）暂停的时钟周期数占总的时钟周期数的百分比为：30/128=23.44%
（4）CPU性能提高的倍数：202/128=1.58。
四．实验体会
本次实验是计算机系统结构该课程的第一次实验，刚刚开始的时候由于不会使用．
WINDLX软件，所以导致得到了一些错误的实验数据，但是后来在老师和同学的帮助下渐渐的熟悉了该软件对于实验的作用，也学会了如何运用该软件来观察程序在流水线的状态下的执行，我们可以看到实验的真实数据，流水线的时空图等等，这让我们对流水线的的认识更加深刻。
实验二循环展开及指令调度
一．实验目的
1. 加深对循环级并行性、指令调度技术、循环展开技术以及寄存器换名技术的理解；
2. 熟悉用指令调度技术来解决流水线中的数据相关的方法；
3. 了解循环展开、指令调度等技术对CPU 性能的改进。
二．实验内容
1．用指令调度技术解决流水线中的结构相关与数据相关
（1）用DLX 汇编语言编写代码文件*.s，程序中应包括数据相关与结构相关（假设：加法﹑乘法﹑除法部件各有2 个，延迟时间都是3 个时钟周期）
（2）通过Configuration 菜单中的“Floating point stages”选项，把加法﹑乘法﹑除
法部件的个数设置为2 个，把延迟都设置为3 个时钟周期；
（3）用WinDLX 运行程序。记录程序执行过程中各种相关发生的次数、发生相关的指令组合，以及程序执行的总时钟周期数；
（4）采用指令调度技术对程序进行指令调度，消除相关；
（5）用WinDLX 运行调度后的程序，观察程序在流水线中的执行情况，记录程序执行的总时钟周期数；
（6）根据记录结果，比较调度前和调度后的性能。论述指令调度对于提高CPU 性能的意义。
2. 用循环展开、寄存器换名以及指令调度提高性能
（1）用DLX 汇编语言编写代码文件*.s，程序中包含一个循环次数为4 的整数倍的简单循环；
（2）用WinDLX 运行该程序。记录执行过程中各种相关发生的次数以及程序执行的总时钟周期数；
（3）将循环展开3 次，将4 个循环体组成的代码代替原来的循环体，并对程序做相应的修改。然后对新的循环体进行寄存器换名和指令调度；
（4）用WinDLX 运行修改后的程序，记录执行过程中各种相关发生的次数以及程序执行的总时钟周期数；
（5）根据记录结果，比较循环展开、指令调度前后的性能。
三．实验过程和截图
1.(1)用DLX汇编语言写的代码如下：
Main：
addf f1,f2,f3;
addf f3,f2,f1;
addf f5,f6,f5;
addf f4,f6,f4;
multf f8,f7,f6;
multf f11,f10,f9;
Finish:
trap 0;
(2)用WinDLX运行程序，实验数据如下图：
由实验数据显示：2 ）数据相关发生次数：（11
）结构相关发生次数：（216
）程序执行的总的时钟周期数：（3）采用指令调度技术实验数据如下图：（3进行指令调度之后的指令代码：main:
f1,f2,f3; addf
f5,f6,f5; addf
f8,f7,f6; multf
f4,f6,f4; addf
f11,f10,f9; multf
addf f3,f2,f1;
Finish:
trap
由实验数据显示：；）消除了数据相关，使数据相关的次数为0（1 ；）消除了结构相关，使结构相关的次数为0（2 ；）程序执行的总的时钟周期数为13（3 16/13=1.23倍；4）CPU性能提升：（用循环展开、寄存器换名以及指令调度提高性能2. 汇编语言写的循环指令代码：）使用（1DLX main:
addi r2,r0,#0
addi r1,r0,#8
loop:
addi r2,r2,#1
addi r1,r1,#-1
bnez r1,loop
Finish:
trap
执行程序，实验数据如下图：）用（2WinDLX
由实验数据显示：；）数据相关发生的次数：8（1 0；（2）结构相关发生的次数：46；（3）程序执行的总的时钟周期数：3）采用循环展开技术，将指令展开七次，代码如下：（main: addi r2,r0,#0
addi r1,r0,#8
;loop:
addi r2,r2,#1
addi r1,r1,#-1
addi r2,r2,#1
addi r1,r1,#-1
addi r2,r2,#1
addi r1,r1,#-1
addi r2,r2,#1
addi r1,r1,#-1
addi r2,r2,#1
addi r1,r1,#-1
addi r2,r2,#1
addi r1,r1,#-1
addi r2,r2,#1
addi r1,r1,#-1
addi r2,r2,#1
addi r1,r1,#-1
;bnez r1,loop
Finish:
trap 0
用WinDLX执行该程序，实验数据如下：
由实验数据显示：0 ）数据相关次数：（10
2）结构相关次数：（23 3）程序执行的总的时钟周期数：（倍性能提高了1）（4CPU四．实验体会该实验的目的是让我们加深对指令调度和循环展开技术的了解，在大多数指令中会涉
这些相关的存在都结构相关和控制相关等等，循环指令中存在着数据相关、及到循环指令，的性能，要想得到更高的效率，所以我们需要减少这些相关的次数，甚至消除CPU影响着．
这些相关。循环展开和指令调度就是消除这些相关来提高CPU性能的技术，由实验可以看出，指令调度和循环展开对于相关的减少和性能的提高具有显著的作用。
实验三记分牌算法和Tomasulo 算法
一．实验目的
1. 掌握DLXview 模拟器的使用方法；
2. 进一步理解指令动态调度的基本思想，了解指令动态调度的基本过程与方法；
3. 理解记分牌算法和Tomasulo 算法的基本思想，了解它们的基本结构、运行过程；
4. 比较分析基本流水线与记分牌算法和Tomasulo 算法的性能及优缺点。
二．实验内容
1. 用DLX 汇编语言编写代码文件*.s（程序中应包括指令的数据相关、控制相关以及结构相关），以及相关的初始化寄存器文件*.i 和数据文件*.d；
2. 观察程序中出现的数据相关、控制相关、结构相关，并指出三种相关的指令组合；
3. 将自己编写的程序*.s、*.i、*.d 装载到DLXview 模拟器上，
（1）分别用基本流水线、记分牌算法和Tomasulo 算法模拟，针对每一种模拟做如下分析：
①统计程序的执行周期数和流水线中的暂停时钟周期数；
②改变功能部件数目重新模拟，观察并记录性能的改变；
③改变功能部件延迟重新模拟，观察并记录性能的改变；
论述功能部件数目、功能部件延迟对性能的影响。
（2）记录运行记分牌算法时的功能部件状态表和指令状态表；
（3）记录运行Tomasulo 算法时的指令状态表和保留站信息；
三．实验过程和截图
1.用DLX汇编语言编写的代码如下：
add r4, r0, r0
add r5, r0, r0
addi r1, r0, 5
LOOP:
subi r1, r1, 1
multf f4,f4,f4
f5,f5,f5 multf
f6,f6,f6 multf
f7,f7,f7
multf
addi r4, r4, 2
addi r5, r5, 10
bnez r1, LOOP
nop
add r6, r4, r5
nop
nop
nop
nop
trap #0
2.观察程序中出现的数据相关、控制相关、结构相关
由实验数据显示：
（1）数据相关引起的暂停的时钟周期数：2 （2）结构相关引起的暂停的时钟周期数：60 （3）控制相关引起的暂停的时钟周期数：4 3.将程序加载到DLXview模拟器上运行：（1）BasicPipeLine状态下执行程序截图如下：
；基本流水线下程序执行的时钟周期数是53 算法下执行该程序，截图如下：）ScoreBoard（2
在ScoreBoard算法中程序执行的总的时钟周期数为168。
（3）Tomasulo算法下执行该程序，截图如下：
140。在Tomasulo算法下该程序的执行时间是四．实验体会该模拟器，让我们能够熟练的在该平台上做该实验的目的首先是让我们熟悉DLXview算法。在该实验中，我了解Tomasulo实验，实验内容包括基本流水线、ScoreBoard算法和算法ScoreBoard到程序的数据相关、结构相关和控制相关引起时钟周期暂停的原因和影响。算法的思想是将基本的流水线分为四ScoreBoardTomasulo算法是动态调度的算法，其中和相关，但是不能RAW个段：流出、取操作数、执行、写结果，在该算法中能够自动的消除算法的思想是顺序流出、乱序执行和乱序写结果，该算相关；TomasuloWAR和WAW消除RAW相关。相关，通过推迟执行能够减少AR法能够通过寄存器换名消除W和WAW
实验四Cache 性能分析
一．实验目的
1. 加深对Cache 的基本概念、基本组织结构以及基本工作原理的理解；
2. 掌握Cache 容量、相联度、块大小对Cache 性能的影响；
3. 掌握降低Cache 不命中率的各种方法以及这些方法对提高Cache 性能的好处；
4. 理解LRU 与随机法的基本思想以及它们对Cache 性能的影响。
二．实验内容
首先要掌握MyCache 模拟器的使用方法。
1. Cache 容量对不命中率的影响
1. 启动MyCache。
2. 用鼠标点击“复位”按钮，把各参数设置为默认值。
3. 选择一个地址流文件。方法：选择“访问地址”下的“地址流文件”选项，然后点击“浏览”按钮，从本模拟器所在的文件夹下的“地址流”文件夹中选取。
4. 选择不同的Cache 容量，包括：2KB，4KB，8KB，16KB，32KB，64KB，128KB，256KB，分别执行模拟器（点击“执行到底”按钮），然后在表1 中记录各种情况下的不命中率。
5. 以容量为横坐标，画出不命中率随Cache 容量变化而变化的曲线。并指明地址流文件名。
6. 根据该模拟结果，你能得出什么结论？
2. 相联度对不命中率的影响
1. 用鼠标点击“复位”按钮，把各参数设置为默认值。这时的Cache 容量为64KB。
2. 选择一个地址流文件。方法：选择“访问地址”下的“地址流文件”选项，然后点击“浏览”按钮，从本模拟器所在的文件夹下的“地址流”文件夹中选取。
3.选择不同的Cache 相联度，包括：直接映象，2 路，4 路，8 路，16 路，32 路，分别执行模拟器（点击“执行到底”按钮），然后在表 2 中记录各种情况下的不命中率。
4.把Cache的容量设置为256KB，重复上一步的工作。
5. 以相联度为横坐标，画出在64KB 和256KB 的情况下不命中率随Cache 相联度变化而变
化的曲线。并指明地址流文件名。
6.根据该模拟结果，你能得出什么结论？
3. Cache 块大小对不命中率的影响
1. 用鼠标点击“复位”按钮，把各参数设置为默认值。
2. 选择一个地址流文件。方法：选择“访问地址”下的“地址流文件”选项，然后点击“浏览”按钮，从本模拟器所在的文件夹下的“地址流”文件夹中选取。
3. 选择不同的Cache 块大小，包括：16B，32B，64B，128B，256B，对于Cache 的各种
容量，包括：2KB，8KB，32KB，128KB，512KB，分别执行模拟器（点击“执行到底”
按钮），然后在表 4 中记录各种情况下的不命中率。
4.分析Cache 块大小对不命中率的影响。
4. 替换算法对不命中率的影响
1. 用鼠标点击“复位”按钮，把各参数设置为默认值。
2. 选择一个地址流文件。方法：选择“访问地址”下的“地址流文件”选项，然后点击“浏览”按钮，从本模拟器所在的文件夹下的“地址流”文件夹中选取。
，按钮）“执行到底”（点击分别执行模拟器容量和相联度，Cache 对于不同的替换算法、3. 然后在表 5 中记录各种情况下的不命中率。
4.分析不同的替换算法对Cache 不命中率的影响。
5. 混合Cache 和分离Cache 的比较
1. 用鼠标点击“复位”按钮，把各参数设置为默认值。
2. 选择一个地址流文件。方法：选择“访问地址”下的“地址流文件”选项，然后点击“浏览”按钮，从本模拟器所在的文件夹下的“地址流”文件夹中选取。
3.分别在分离Cache 和混合Cache 的情况下，选择不同的Cache 容量，包括：4KB，8KB，16KB，32KB，64KB，128KB，256KB，分别执行模拟器（点击“执行到底”按钮），
然后在表 6 中记录各种情况下的不命中率。
4. 对模拟结果进行分析。
三．实验过程和截图
1.Cache 容量对不命中率的影响
地址流文件名：cc1.din
Cache容量大小对实验的影响
Cache2KB 4KB 8KB 16KB 32KB 64KB 128KB 256KB
容量0.98%
7.59%
1.97%
4.78%
1.26%
14.22%
10.46%
2.84%
不命中率：）容量大小对不命中率的影响（地址流文件名：cc1.din下面折线图显示的是Cache Cache的容量越大，不命中率越小。由折线图可以看出：2. 相联度对不
命中率的影响cc1.din
地址流文件名：64KB时：相联度对实验的影响32 16 2 4 8 1 相联0.91%
1.15%
0.99%
0.92%
0.93%
1.97%
不命中率
256KB时：相联度对实验的影响
1 2 4 8 16 32 相联度0.71%
0.98%
0.78%
0.71%
0.74%
0.73%
不命中率下面折线图显示的分别是Cache容量为64KB和256KB下相联度对不命中率的影响（地
址：）cc1.din流文件名：
时，相联度越大，不命中率越容量为64KB 由折线图可以看出：当Cache
路之后下降的趋势不算太明显。路下降趋势明显，路到22小；并且在1
时，相联度越大，不命中率越Cache容量为256KB由折线图可以看出：当2路之后下降的趋势不算太明显。路到小；并且在12路下降趋势明显，的不命Cache 的的Cache来说，256KB的此外，对于64KB Cache和256KB中率较小。块大小对不命中率的影响3. Cache
cc1.din 地址流文件名：块大小对实验的影响Cache
）Cache的容量（KB块大小（B）
32 2
128 512 8
1.42% 18.61% 16 3.81% 10.12% 1.95%
0.87%2.84%3214.22%7.59%1.26%
0.60%6412.62%6.47%2.36%0.92%
0.47%2.13%6.35%0.76%12.98%128
0.40%
0.71%
2.15%
7.29%
256
16.04%
下面折线图显示的是不同的块大小对不命中率的影响：
由该折线图可以看出：不命中率随着块大小的增加先下降，后上升，这里值
得提出的是，不命中率先下降的原因是块大小越大，容量失效减小；其后不命中率上升的原因是冲突失效增大了。替换算法对不命中率的影响4.
cc1.din 地址流文件名：替换算法对实验的影响相联度Cache的容量路8 4路2路LRU LRU LRU 随机算法随机算法随机算法
5.39% 4.44% 4.49% 3.62% 16KB 2.96% 2.74%
1.54% 1.61% 1.15% 0.99% 0.93% 1.40% 64KB
0.72% 0.78% 0.73% 256KB 0.74% 0.83% 0.76%
0.70%
1MB
0.70%
0.70%
0.71%
0.71%
0.70%
由该表格可以看出：
在Cache容量和相联度一定的时候，不命中率受替换算法的影响，且LRU 算法的不命中率低于随机算法。
5. 混合Cache 和分离Cache 的比较
地址流文件名：cc1.din
混合Cache和分离Cache的比较
容量指令Cache 数据Cache 混合Cache
10.46% 9.08% 14.35% 4KB
7.59% 7.16% 5.49% 8KB
4.78%4.54%16KB
5.06%
2.84%2.94%32KB2.52%
1.97%64KB1.68%1.38%
1.26%128KB1.19%1.12%
0.98%
0.97%
256KB
0.99%
由该表格可以看出：
Cache且混合的不命中率有一定的影响，Cache对Cache和混合Cache分离
的不命中率要小于指令Cache和数据Cache的不命中率的和。
四．实验体会
该实验的目的是要我们了解如何对Cache的性能进行分析，Cache的性能的影响因素有很多，其中较为重要的就是Cache的容量、相联度、Cache块大小、Cache的替换算法和Cache的结构（混合Cache或者分离Cache）。通过该实验我明白以下几点：
（1）Cache的容量越大，Cache的失效率越小；
（2）Cache的相联度越大，Cache的失效率越小，但是只是在1路和2路之间的变化较为明显，所以现实当中常用的是直接映像Cache和2路组相联的Cache；
（3）Cache的块大小在一定程度上会影响Cache的失效率，失效率随着Cache的块大小呈现先下降后上升的趋势，下降的原因是容量失效减小了，其后上升的原因是冲突失效增大了；
（4）Cache的替换算法对Cache的性能映像非常大，在上面的表格中我们可以看到，LRU算法比随机算法的性能要好，因为LRU算法是基于程序的局部性原理；
（5）Cache的结构对Cache的失效率也有很大的影响，当使用分离Cache和混合Cache 的失效率影响不一样。Cache时，会对．
北邮高级计算机系统结构实验二三四五
实验二指令流水线相关性分析 ·实验目的 通过使用WINDLX模拟器，对程序中的三种相关现象进行观察，并对使用专用通路，增加运算部件等技术对性能的影响进行考察，加深对流水线和RISC处理器的特点的理解。 ·实验原理： 指令流水线中主要有结构相关、数据相关、控制相关。相关影响流水线性能。·实验步骤 一．使用WinDLX模拟器，对做如下分析： （1）观察程序中出现的数据/控制/结构相关。指出程序中出现上述现象的指令组合。 （2）考察增加浮点运算部件对性能的影响。 （3）考察增加forward部件对性能的影响。 （4）观察转移指令在转移成功和转移不成功时候的流水线开销。 ·实验过程 一．使用WinDLX模拟器，对做如下分析： } 浮点加、乘、除部件都设置为1，浮点数运算部件的延时都设置为4，如图1： 图1 初始设置 将和加载至WinDLX中，如图2示。
图2 加载程序 1.观察程序中出现的数据/控制/结构相关；指出程序中出现上述现象的指令组合。 1）数据相关 点击F7，使程序单步执行，当出现R-Stall时停止，运行过程中出现下图3所示，输入整数6。 图3 输入整数6 @ 打开Clock Diagram，可以清楚的看到指令执行的流水线如图4所示。 图4 指令流水线 双击第一次出现R-Stall的指令行，如图5所示。
图5 指令详细信息 对以上出现的情况分析如下： 程序发生了数据相关，R-Stall（R-暂停）表示引起暂停的原因是RAW。 lbu r3,0×0(r2) 要在WB周期写回r3中的数据；而下一条指令 & seqi r5,r3,0×a 要在intEX周期中读取r3中的数据。 上述过程发生了WR冲突，即写读相关。为了避免此类冲突， seq r5,r4,0×a的intEX指令延迟了一个周期进行。 由此，相关指令为： 2）控制相关 由图6可以看出，在第4时钟周期：第一条指令处于MEM段，第二条命令处于intEX段，第三条指令出于aborted状态，第四条命令处于IF段。 图 6 指令流水线 }
计算机系统结构考试计算题
3.12 有一指令流水线如下所示 （1） 求连续输入10条指令，该流水线的实际吞吐率和效率； （2） 该流水线的“瓶颈”在哪一段？请采取两种不同的措施消除此“瓶颈”。 对于你所给出的两种新的流水线，连续输入10条指令时，其实际吞吐率和效率各是多少？ 解：（1） 2200(ns)2009200)10050(50t )1n (t T max m 1 i i pipeline =?++++=?-+?=∑= )(ns 220 1 T n T P 1pipeline -== 45.45%11 5 4400T P m t T P E m 1 i i ≈=? =?? =∑= （2）瓶颈在3、4段。 ? 变成八级流水线（细分） 850(ns)509850t 1)(n t T max m 1 i i pipeline =?+?=?-+?=∑= )(ns 85 1 T n T P 1pipeline -== 58.82%17 10 8400T P m ti T P E m 1 i ≈=? =?? =∑= ? 重复设置部件 出 50ns 50ns 100ns 200ns
)(ns 85 1 T n T P 1pipeline -== 58.82%17 10885010400E ≈=??= 3.13 4段组成，3段时，一次，然4段。如果 需要的时间都是，问： （1） 当在流水线的输入端连续地每时间输入任务时，该流水线会发生 什么情况？ （2） 此流水线的最大吞吐率为多少？如果每输入一个任务，连续处理 10个任务时的实际吞吐率和效率是多少？ （3） 当每段时间不变时，如何提高该流水线的吞吐率？仍连续处理10个 任务时，其吞吐率提高多少？ （2） t ?t ?2
计算机体系结构论文
计算机体系结构论文 论文题目：计算机系统结构中多处理机技术姓名：XXX 班级：XXX 学号：XXXX
摘要：多处理机是指能同时执行多个进程的计算机系统.多处理机通过共享的主存或输入/输出子系统或高速通信网络进行通信。利用多台处理机进行多任务处理，协同求解一个大而复杂的问题来提高速度，或者依靠冗余的处理机及其重组能力来提高系统的可靠性、适应性和可用行。该文介绍了微处理器的发展、多处理机的总线以及处理机系统中通信和存储技术的发展和两种特殊的多处理机系统结构，以及现今几种典型的并行计算机体系结构及处理机分配与调度策略。而本篇论文主要根据所阅读的文章进行扩展延伸，主要介绍了多处理机技术，它的总线以及分配调度方面。 关键字：多处理机；体系结构；总线；调度 引言： 微电子技术和封装技术的进步，使得高性能的VLSI微处理器得以大批量生产，性能价格比不断合理，这为并行多处理机的发展奠定了重要的物质基础。计算机系统性能增长的根本因素有两个：一个是微电子技术，另一个是计算机体系结构技术。五十年代以来，人们先后采用了先行控制技术、流水线技术、增加功能部件甚至多机技术、存储寻址和管理能力的扩充、功能分布的强化、各种互联网络的拓扑结构以及支持多道、多任务的软件技术等_系列并行处理技术，提高计算机处理速度，增强系统性能。多处理机体系结构是计算机体系结构发展中的一个重要内容，已成为并行计算机发展中人们最关注的结构。 多处理机的介绍： 多处理机是指能同时执行多个进程的计算机系统。 由于超大规模集成电路(VLSI)技术迅速发展的结果，多处理技术能够充分地发挥高性能的32位微处理机的有效性，用大量低价格的部件配置高性能的计算机结构系统.以典型的
计算机体系结构实验报告二
实验二结构相关 一、实验目得: 通过本实验,加深对结构相关得理解,了解结构相关对CPU性能得影响。 二、实验内容: 1、用WinDLX模拟器运行程序structure_d、s 。 2、通过模拟,找出存在结构相关得指令对以及导致结构相关得部件。 3、记录由结构相关引起得暂停时钟周期数,计算暂停时钟周期数占总执行 周期数得百分比。 4、论述结构相关对CPU性能得影响,讨论解决结构相关得方法。 三、实验程序structure_d、s LHI R2, (A>>16)&0xFFFF 数据相关 ADDUI R2, R2, A&0xFFFF LHI R3, (B>>16)&0xFFFF ADDUI R3, R3, B&0xFFFF ADDU R4, R0, R3 loop: LD F0, 0(R2) LD F4, 0(R3) ADDD F0, F0, F4 ;浮点运算,两个周期,结构相关 ADDD F2, F0, F2 ; < A stall is found (an example of how to answer your questions) ADDI R2, R2, #8 ADDI R3, R3, #8 SUB R5, R4, R2 BNEZ R5, loop ;条件跳转 TRAP #0 ;; Exit < this is a ment !! A: 、double 1, 2, 3, 4, 5, 6, 7, 8, 9, 10 B: 、double 1, 2, 3, 4, 5, 6, 7, 8, 9, 10 四、实验过程 打开软件,load structure_d、s文件,进行单步运行。经过分析,此程序一 次循环中共有五次结构相关。(Rstall 数据相关Stall 结构相关) 1)第一个结构相关:addd f2,,f0,f2 由于前面得数据相关,导致上一条指令addd f0,f0,f4暂停在ID阶段,所以下一条指令addd f2,,f0,f2发生结构相关,导致相关得部件:译码部件。
计算机系统结构试卷B
《计算机系统结构B卷》 一、填空题（每小题1.5分，共30分）。 1．对系列机而言，必须保证做到软件，力争做到软件向上兼容。 2．由软件实现的计算机称之为。 3. 多处理机系统按组织形式分有三种，功能分布是多处理机系统分工方式。 4．依据从哪一层开始设计，计算机体系结构设计的主要方法有三种，占据主导地位的是设计。 5. 在先行控制方式实现流水线的处理器中，有先行指令、先行操作、先行读数和后行写数等四个缓冲栈，缓冲深度最大的是。 6.按流水线的功能多寡分，可分为单功能流水线和。 7. 用于表示非线性流水线中的任务对未进入流水线的后继任务流入流水线的时间间隔的约束称为。 8.中断转移相关处理的基本方法包括不精确断点法和。 9. 互连网络中任意两个结点之间距离的最大值称为。 10．在多级交叉开关互联网络中，交叉开关的控制方式有、组控制和单元控制。 11. 在多计算机系统的互连网络中，通信模式包括、选播、广播和会议等四种。 12. 描述网络寻径效率常用的两个参数是通道流量和。 13．自定义数据表示包括标志符和两种数据表示。 14. 浮点数尾数基值越大，浮点数表示的数据范围。 15. 根据运算类型指令操作数存储方法不同，指令集结构可分为堆栈型、累加器型和。 16. 标量处理机是否高度并行是以指令级并行度（ILP）为来区分。 17．存储系统的基本存储层次有、主存储器和辅助存储器。 18. 采用并行存储器的目的是。 19. 从时间开销来看，伪命中的时间正常命中的时间。 20. 增加Cache存储系统的相联度，可降低Cache的不命中率，但会增加Cache 的。
二、简答题(每小题6分，共30分)。 1．多计算机系统和多处理机系统的差别有哪几方面？其中最根本的差别是哪个方面？ 2. 什么是流水线相关？流水线相关可分为哪几大类？ 3. 什么是动态互连网络？动态互连网络的互联形式有哪几种？ 4. 指令系统设计包括哪两个方面？指令格式优化设计的目的是什么？ 5. 维护Cache与主存一致性的更新算法有哪些? 三、分析题(第一小题8分，第二小题12分，共20分)。 1．某种处理机10条指令的使用频度分别为：0.25，0.20，0.15，0.10，0.08，0.08，0.05，0.04 ，0.03 ，0.02，试画出该处理机进行Huffman编码时的一棵Huffman树。 2. 在某采用全相联映象、相联目录表实现地址变换Cache存储器中，Cache 的容量是8KB，主存是由4个存储体组成的低位交叉访问存储器，主存总容量是32MB，每一个存储体的字长是32位，。 （1）写出主存地址和Cache地址的格式，并标出各字段的长度。 （2）说明目录表的行数、相联比较的位数和目录表的宽度。 四、计算题(第一小题8分，第二小题12分，共20分)。 1. 设16个处理器编号分别为0、1、……、15，用单级互连网络连接，当互连函数分别为：（1）Cube3、（2）PM+3、（3）Shuffle（Shuffle）时，第13号处理器分别与哪一个处理器相连? 2. 有一条5个功能段的线性动态多功能流水线如图所示，其中1→2→3→5功能段组成加法流水线，1→4→5功能段组成乘法流水线，设每个功能段的延迟时间 均相等为△t。用这条流水线计算F=4 1() i i i a b = + ∏，画出流水线时空图，并计算流水线的实际吞吐率、加速比和效率。 Z
学生信息管理系统计算机软件毕业设计论文
┊┊┊┊┊┊┊┊┊┊┊┊┊装┊┊┊┊┊订┊┊┊┊┊线┊┊┊┊┊┊┊┊┊┊┊┊┊ 1引言 1.1背景意义 长期以来，我国高等院校使用传统的人工方式和单机方式管理科研、办公、会议记录等信息。传统的人工管理方式存在着许多缺点，如效率低、保密性差、成本高和存储量小，时间一长，将产生大量的冗余文件和数据，要从大量的文件和数据获取需要的信息时，查找工作十分繁重;单机管理方式虽然克服了人工管理方式的一些缺陷，如可以按时间、内容、关键字等进行检索，但该方式还存在一些其它方面的缺点，如灵活性差、数据库安全性受到限制、应用程序不能分布式使用等。 随着计算机技术和网络技术的发展，现代化办公已经走入各行各业各阶层，传统的人工或单机管理方式已经无法满足高校办公现代化的要求。为了树立高校“以人为本”的管理模式，以应对日益加快的科技工作节奏，使高校信息管理科学化、规范化、现代化，自主开发一个旨在实现高校在校园网上提供办公信息管理服务，开展网上信息管理活动，推行新的管理手段以提高工作效率，实现网上信息的共享和协同管理。 1.2管理信息系统现状及发展趋势 1.2.1管理信息系统现状 管理信息系统（简称MIS）是在管理科学、系统科学、计算机科学等的基础上发展起来的综合性边缘科学。是一个人机系统，同时它又是一个一体化集成系统，是信息系统的一个子系统，它以计算机技术、通讯技术和软件技术为技术基础，同时将现代管理理论、现代管理方法及各级管理人员融为一体，最终为某个组织整体的管理与决策服务，是由人和计算机组成的能进行管理信息的收集、传递、存储、加工、维护和使用的系统。在21世纪信息高速发展的时代中，管理信息系统具有很重要的作用，它的预测和辅助决策的功能，即利用现代管理的决策和支持。 1.2.2管理信息系统发展趋势 信息在社会和经济的发展中所起的作用越来越为人们所重视。信息资源的开发利用水平成为衡量一个国家综合国力的重要标志之一。计算机作为信息处理的工具，为适应数据处理需求的迅速提高，满足各类信息系统对数据管理的要求，在文件系统的基础上发展基础数据库系统，数据库方法针对事物处理中大量数据管理需求。我国自从80年代上半期，国家计委统计局计算中心在第一次全国人口普查、工业普查中使用了数据库管理技术以来，随着微机管理系统的推广，数据库信息管理系统的应用逐渐展露头脚,但是由于起步晚的原因以及当代技术的占有独享性质,导致我国虽然在这方面发展迅速但是发展规模普遍都是中小型方向而且运作机制还很不完善。
计算机系统结构期末考试题目
第一章： 1.计算机系统结构的定义 答：由程序设计者看到的一个计算机系统的属性，即概念性结构和功能特性。 2.透明性概念 答：在计算机技术中，一种本来是存在的事物或属性，但从某种角度看似乎不存在，称为透明性现象。 3.兼容性向后兼容 兼容性：同一个软件可以不加修改地运行于系统结构相同的各档机器，可获得相同的结果，差别只在于不同的运行时间。 向后兼容：按某个时期投入市场的某种型号机器编制的程序，不加修改就能运行于在它之后投入市场的机器。 4.Amdahl定律 答：系统中某一部件由于采用某种更快的执行方式后整个系统性能的提高与这种执行方式的使用频率或占总执行时间的比例有关。 5.CPI 答：每条指令的平均时钟周期数。 6.MIPS 答：每秒百万条指令数！MIPS=时钟频率/(CPI*10^6) 7.MFLOPS 答：每秒百万次浮点操作次数。MFLOPS=程序中的浮点操作次数/(执行时间*10^6) 8.命中率的概念 答： 9.Flynn分类法是按指令流和数据流的多倍性特征进行计算机系统结构的划分 答：①单指令流单数据流SISD ②单指令流多数据流SIMD ③多指令流单数据流MISD （实际不存在）④多指令流多数据流MIMD 10.计算机系统设计的定量原理（四个） 答：①加快经常性事件的速度②Amdahl定律③CPU性能公式④访问的局部性原理11.CPI和加速比的计算 答：CPI=CPU时钟周期数/IC CPU时间=CPU时钟周期数/频率 CPU时间=CPU时钟周期*时钟周期长 加速比=（采用改进措施后的性能）/（没有采用改进措施前的性能） =(没有采用改进措施前执行某任务的时间)/(采用改进措施后执行某任务的时间) 12.软硬件实现的特点 硬件实现：速度快、成本高；灵活性差、占用内存少 软件实现：速度低、复制费用低；灵活性好、占用内存多 13.系统评价的标准 ①运算速度②存储器系统③其他性能④成本标准
计算机系统的存储体系结构 论文
计算机系统的存储器体系结构 【摘要】：存储器是信息存放的载体，是计算机系统的重要组成部分。有了存储器计算机才有记忆的功能，才能把要计算和处理的数据以及程序存入计算机，使计算机能够脱离人的直接干预，自动工作。显然，存储器的容量越大，存放的信息就越多，计算机体系的功能也就越强。在计算机中，大量的操作是CPU与存储器交换信息。但是，存储器的工作速度相对于CPU总是要低1至2个数量级。因此，存储器的工作速度又是影响计算机系统数据处理速度的主要因素。为了使容量，速度与成本适当折衷，现代计算机系统都是采用多级存储体系结构：主存储器（内存储器），辅助）（外）存储器以及网络存储器。 【关键词】：内存（memory）,MPU(寄存器Register)，外存设备，RAM，ROM,Cache 存储器。 随着计算机和微电子技术的发展，存储器无论是其器件还是体系结构都发生了很大的变化。存储器是计算机的主要部件之一，其容量，速度，价格是存储器设计时所要考虑的三个要素现在有的速度快，但容量小；有的容量大，但速度慢。一般而言，速度快的存储器容量小，位价格高。存储器一般分为内存（memory）,MPU(寄存器Register),外存设备。 寄存器（Register）存在于CPU中，直接服务于运算器和控制器，是CPU工作的直接对象，是工作最繁忙的存储器。寄存器的数据存储也是以字节为单位，但根据CPU的字长及工作需要，也可以操作某个位或多个字节。寄存器和运算器，控制器等集成在一起，通过CPU内部总线连接在一起，它们同步工作，寄存器是工作速度最快的存储器。 内存Memory和CPU之间通过系统总线直接连接在一起，由CPU直接控制内存的读写操作。内存的基本存储方式是存储单元(Memory Unit)一个字节Byte长度，8个二进制位Bit。一个计算机系统的所有内存构成一个完整的连续的存储空间，物理地址从0开始连续编址。CPU在访问内存空间中的存储单元时可以随机访问，只需指定其物理地址即可。CPU在读写内存时总是以1/2/4个字节为单位进行，在此基础上可通过寄存器获取其中某个二进制位的数据/状态。单个字节Byte的数据由8位数据构成，D7~D0（最高位~最低位）。两个字节数据合在一起称为字Word,由D15~D0（最高位~最低位）共16位数据构成。四个字节数据合在一起称为双字DWord，由D31~D0（最高位~最低位）共32位数据构成。从低字节到最高字节依次存放在模4地址开始的四个存储单元中，用低字节的地址访问整个双字的所有4字节数据。，存储器有可靠性（MTBF），工作电压和功率消耗低。 内存的分类：RAM ———Random Access Memory随机访问存储器———计算机的主要场所。主要特点：可读写，临时性，易失性，容量大，低电压，速度快，低功耗。主要类型：SRAM(静态)和DRAM（动态）。SRAM：速度快，容量限制，构成复杂，功耗大，成本高——用作Cache。DRAM：速度慢，容量大，构成复杂，功耗大，成本低——用作主存。 ROM———Read Only Memory只读存储器——计算机不可缺少的辅助内存。只读，永久性，非易失性，容量小，速度慢，功耗大，使用不便。主要类型：掩模式ROM,PROM,EPROM,E2PROM,Flash ROM——数据的擦除和写入方式不同。 外存和外设：外存通过外存接口连接到系统总线，在CPU的控制下完成数据的读写操作。不同的外存工作原理不同，具体的数据读写过程和方式也不相同，但外存属于块存储器，一般采用特定方式通过总线与内存交换数据。各种外设【I/O设备】也可以看作是特定的外存。反之，各种外设也属于I/O设备。内存是动态存储器，不能永久大量数据，必须通过外存实现更大容量数据的永久性保存。 Cache存储器：多级Cache技术——L1Cache，L2Cache,L3Cache。衡量Cache工作效率的主要指标---命中率---控制策略，数据查找模式等。为了提高Cache的效率，当前在L1Cache
计算机系统结构考试题库及答案
计算机系统结构试题及答案 一、选择题（50分，每题2分，正确答案可能不只一个，可单选 或复选） 1.（CPU周期、机器周期）是内存读取一条指令字的最短时间。 2.（多线程、多核）技术体现了计算机并行处理中的空间并行。 3.（冯?诺伊曼、存储程序）体系结构的计算机把程序及其操作数 据一同存储在存储器里。 4.（计算机体系结构）是机器语言程序员所看到的传统机器级所具 有的属性，其实质是确定计算机系统中软硬件的界面。 5.（控制器）的基本任务是按照程序所排的指令序列，从存储器取 出指令操作码到控制器中，对指令操作码译码分析，执行指令操作。 6.（流水线）技术体现了计算机并行处理中的时间并行。 7.（数据流）是执行周期中从内存流向运算器的信息流。 8.（指令周期）是取出并执行一条指令的时间。 9.1958年开始出现的第二代计算机，使用（晶体管）作为电子器件。 10.1960年代中期开始出现的第三代计算机，使用（小规模集成电路、 中规模集成电路）作为电子器件。 11.1970年代开始出现的第四代计算机，使用（大规模集成电路、超 大规模集成电路）作为电子器件。 12.Cache存储器在产生替换时，可以采用以下替换算法：（LFU算法、 LRU算法、随机替换）。
13.Cache的功能由（硬件）实现，因而对程序员是透明的。 14.Cache是介于CPU和（主存、内存）之间的小容量存储器，能高 速地向CPU提供指令和数据，从而加快程序的执行速度。 15.Cache由高速的（SRAM）组成。 16.CPU的基本功能包括（程序控制、操作控制、时间控制、数据加 工）。 17.CPU的控制方式通常分为：（同步控制方式、异步控制方式、联合 控制方式）反映了时序信号的定时方式。 18.CPU的联合控制方式的设计思想是：（在功能部件内部采用同步控 制方式、在功能部件之间采用异步控制方式、在硬件实现允许的情况下，尽可能多地采用异步控制方式）。 19.CPU的同步控制方式有时又称为（固定时序控制方式、无应答控 制方式）。 20.CPU的异步控制方式有时又称为（可变时序控制方式、应答控制 方式）。 21.EPROM是指（光擦可编程只读存储器）。 22.MOS半导体存储器中，（DRAM）可大幅度提高集成度，但由于（刷 新）操作，外围电路复杂，速度慢。 23.MOS半导体存储器中，（SRAM）的外围电路简单，速度（快），但 其使用的器件多，集成度不高。 24.RISC的几个要素是（一个有限的简单的指令集、CPU配备大量的 通用寄存器、强调对指令流水线的优化）。
北邮计算机系统结构实验报告-实验一到五-WINDLX模拟器
北京邮电大学 实验报告 课程名称计算机系统结构 计算机学院03班 王陈(11)
目录 实验一WINDLX模拟器安装及使用......................................... 错误!未定义书签。 ·实验准备................................................................................ 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验内容及要求.................................................................... 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 ·实验总结............................................................................. 错误!未定义书签。实验二指令流水线相关性分析 ............................................... 错误!未定义书签。 ·实验目的............................................................................. 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 ·实验总结............................................................................. 错误!未定义书签。实验三DLX处理器程序设计 .................................................... 错误!未定义书签。 ·实验目的............................................................................. 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 A.向量加法代码及性能分析 ................................................... 错误!未定义书签。 B.双精度浮点加法求和代码及结果分析 .............................. 错误!未定义书签。 ·实验总结............................................................................. 错误!未定义书签。实验四代码优化 ....................................................................... 错误!未定义书签。 ·实验目的............................................................................. 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验原理................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 ·实验总结+实习体会........................................................... 错误!未定义书签。实验五循环展开 ....................................................................... 错误!未定义书签。 ·实验目的............................................................................. 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验原理................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 矩阵乘程序代码清单及注释说明........................................... 错误!未定义书签。 相关性分析结果........................................................................... 错误!未定义书签。 增加浮点运算部件对性能的影响........................................... 错误!未定义书签。 增加forward部件对性能的影响 ............................................ 错误!未定义书签。 转移指令在转移成功和转移不成功时候的流水线开销 .. 错误!未定义书签。 ·实验总结+实习体会+课程建议......................................... 错误!未定义书签。
计算机系统结构期末考试试题及其答案
计算机系统结构期末考试试题及其答案
《计算机系统结构》期末考试试卷A 卷第 2 页 共 24 页 计算机科学系《计算机系统结构》期末考试试卷（A 卷） 2、此试卷适用于计算机科学与技术本科专业。 一 单选题：(10分，每题1分) 1、 ."启动I/O"指令是主要的输入输出指 令，是属于（ B ） A.目态指令 B.管态指令 C.目态、管态都能用的指令 D.编译程序只能用的指令 2、 输入输出系统硬件的功能对(B )是透 明的 A.操作系统程序员 B.应用程序员 C.系统结构设计人员 D.机器语言程序设计员 3、 全相联地址映象是指（A ） A.任何虚页都可装入主存中任何实页的位置 B.一个虚页只装进固定的主存实页位置 C.组之间固定，组内任何虚页可装入任何实页位
置 D.组间可任意装入，组内是固定装入 4、( C ) 属于MIMD系统结构 A.各处理单元同时受一个控制单元的管理 B.各处理单元同时受同个控制单元送来的指令 C.松耦合多处理机和多计算机系统 D.阵列处理机 5、多处理机上两个程序段之间若有先写 后读的数据相关，则（B ） A.可以并行执行 B.不可能并行 C.任何情况均可交换串行 D.必须并行执行 6、计算机使用的语言是（B） A.专属软件范畴，与计算机体系结构无关 B.分属于计算机系统各个层次 C.属于用以建立一个用户的应用环境 D.属于符号化的机器指令 7、指令执行结果出现异常引起的中断是 （C ） A.输入/输出中断 B.机器校验中断 C.程序性中断 D.外部中断 《计算机系统结构》期末考试试卷A卷第 3 页共 24 页
计算机系统的组成论文
计算机系统的组成 学院：林学与生命科学学院专业：食品科学与工程姓名：xxxx 学号：00000000000 一、内容摘要： 一台计算机的核心是CPU，CPU的核心就是他的控制单元，控制单元好比人的大脑，不同的大脑有不同的想法，不同的控制单元也有不同的控制思路。所以计算机要正常工作必须由控制单元、CPU、硬件和软件等的相互配合，它们各行其职、协同工作才能充分发挥计算机的作用。 二、关键字： 计算机的组成、控制单元、CPU、硬件、软件、运算器、储存器、I/O设备 三、主要内容： A、计算机组成概诉： 计算机系统分为计算机系统的组成和计算机的工作原理。 计算机系统的组成由硬件系统与软件系统两大部分组成。硬件是指计算机系统中由电子、机械、电磁和光电等元件组成的各种计算机物理部件和设备。软件是指计算机运行所需的各种程序、数据和文档。 计算机的工作原理包括指令、指令系统和计算机的基本原理。指令是能够被计算机识别并执行的二进制代码，它规定了计算机完成的某种操作。计算机所有指令的集合称为计算机的指令系统。计算机的基本原理是存贮程序和程序控制。 B、计算机重要组成部分： 计算机主要有五大部件组成：运算器，存储器，控制器，输入输出设备。 1、CPU： CPU是计算机的心脏，包括运算部件和控制部件，是完成各种运算和控制的核心，也是决定计算机性能的最重要的部件。CPU可分为通用CPU和嵌入式CPU。通用CPU主要用作计算机（如PC等）的处理器，具有较强的通用性，要求有较强的运算和处理能力、较大的存储器寻址空间和较快的存储速度。其中Intel公司的系列CPU是最具代表性的。 2、存储器： 存储器是计算机系统中的记忆设备，用来存放程序和数据。计算机中全部信息，包括输入的原始数据、计算机程序、中间运行结果和最终运行结果都保存在存储器中。有了存储器，计算机才有记忆功能，才能保证正常工作。按用途存储器可分为主存储器（内存）和辅助存
计算机系统结构实验报告
计算机系统结构实验报告 一．流水线中的相关 实验目的： 1. 熟练掌握WinDLX模拟器的操作和使用，熟悉DLX指令集结构及其特点； 2. 加深对计算机流水线基本概念的理解； 3. 进一步了解DLX基本流水线各段的功能以及基本操作； 4. 加深对数据相关、结构相关的理解，了解这两类相关对CPU性能的影响； 5. 了解解决数据相关的方法，掌握如何使用定向技术来减少数据相关带来的暂停。 实验平台： WinDLX模拟器 实验内容和步骤： 1.用WinDLX模拟器执行下列三个程序： 求阶乘程序fact.s 求最大公倍数程序gcm.s 求素数程序prim.s 分别以步进、连续、设置断点的方式运行程序，观察程序在流水线中的执行情况，观察 CPU中寄存器和存储器的内容。熟练掌握WinDLX的操作和使用。 2. 用WinDLX运行程序structure_d.s，通过模拟找出存在资源相关的指令对以及导致资源相 关的部件；记录由资源相关引起的暂停时钟周期数，计算暂停时钟周期数占总执行周期数的 百分比；论述资源相关对CPU性能的影响，讨论解决资源相关的方法。 3. 在不采用定向技术的情况下（去掉Configuration菜单中Enable Forwarding选项前的勾选符），用WinDLX运行程序data_d.s。记录数据相关引起的暂停时钟周期数以及程序执行的 总时钟周期数，计算暂停时钟周期数占总执行周期数的百分比。 在采用定向技术的情况下（勾选Enable Forwarding），用WinDLX再次运行程序data_d.s。重复上述3中的工作，并计算采用定向技术后性能提高的倍数。 1. 求阶乘程序 用WinDLX模拟器执行求阶乘程序fact.s。这个程序说明浮点指令的使用。该程序从标准 输入读入一个整数，求其阶乘，然后将结果输出。 该程序中调用了input.s中的输入子程序，这个子程序用于读入正整数。 实验结果： 在载入fact.s和input.s之后，不设置任何断点运行。 a.不采用重新定向技术，我们得到的结果
计算机系统结构考试计算题
有一指令流水线如下所示 入 1 2 3 4 出 50ns 50ns 100ns 200ns （1） 求连续输入10条指令，该流水线的实际吞吐率和效率； （2） 该流水线的“瓶颈”在哪一段请采取两种不同的措施消除此“瓶颈”。对 于你所给出的两种新的流水线，连续输入10条指令时，其实际吞吐率和效率各是多少 解：（1） 2200(ns) 2009200)10050(50t )1n (t T max m 1 i i pipeline =?++++=?-+?=∑= )(ns 220 1T n TP 1pipeline -== 45.45%11 5 4400TP m t TP E m 1 i i ≈=? =?? =∑= （2）瓶颈在3、4段。 变成八级流水线（细分） 850(ns) 509850t 1)(n t T max m 1 i i pipeline =?+?=?-+?=∑= )(ns 85 1 T n TP 1pipeline -== 58.82%17 10 8400TP m ti TP E m 1 i ≈=? =?? =∑= 重复设置部件 1 2 3_1 3_2 4_1 4_4 入 出
)(ns 851T n TP 1pipeline -== 58.82%17 10 8 85010400E ≈=??= 有一 4段组成，其3段时，总次，然后流到第4段。如果 需要的时间都是t ?，问： （1） 当在流水线的输入端连续地每t ?时间输入任务时，该流水线会发生 什么情况 （2） 此流水线的最大吞吐率为多少如果每t ?2输入一个任务，连续处理 10个任务时的实际吞吐率和效率是多少 （3） 当每段时间不变时，如何提高该流水线的吞吐率仍连续处理10个任 务时，其吞吐率提高多少 （2）
计算机体系结构实验报告二
实验二结构相关 一、实验目的： 通过本实验，加深对结构相关的理解，了解结构相关对CPU性能的影响。 二、实验内容： 1. 用WinDLX模拟器运行程序structure_d.s 。 2. 通过模拟，找出存在结构相关的指令对以及导致结构相关的部件。 3. 记录由结构相关引起的暂停时钟周期数，计算暂停时钟周期数占总执行 周期数的百分比。 4. 论述结构相关对CPU性能的影响，讨论解决结构相关的方法。 三、实验程序structure_d.s LHI R2, (A>>16)&0xFFFF 数据相关 ADDUI R2, R2, A&0xFFFF LHI R3, (B>>16)&0xFFFF ADDUI R3, R3, B&0xFFFF ADDU R4, R0, R3 loop: LD F0, 0(R2) LD F4, 0(R3) ADDD F0, F0, F4 ；浮点运算，两个周期，结构相关 ADDD F2, F0, F2 ; <- A stall is found (an example of how to answer your questions) ADDI R2, R2, #8 ADDI R3, R3, #8 SUB R5, R4, R2 BNEZ R5, loop ；条件跳转 TRAP #0 ;; Exit <- this is a comment !! A: .double 1, 2, 3, 4, 5, 6, 7, 8, 9, 10 B: .double 1, 2, 3, 4, 5, 6, 7, 8, 9, 10
四、实验过程 打开软件，load structure_d.s文件，进行单步运行。经过分析，此程序一 次循环中共有五次结构相关。（R-stall 数据相关Stall- 结构相关） 1)第一个结构相关：addd f2,,f0,f2 由于前面的数据相关，导致上一条指令addd f0,f0,f4暂停在ID阶段，所以下一条指令addd f2,,f0,f2发生结构相关，导致相关的部件：译码部件。 2)第二个结构相关：ADDI R2, R2, #8，与第一个结构相关类似。由于数据相关， 上一条指令暂停在ID阶段，所以导致下一条指令发生结构相关。
专升本《计算机系统结构》_试卷_答案,DOC
专升本《计算机系统结构》 一、（共75题,共150分） 1. 最早的冯·诺依曼(von Neumann)结构计算机是以（）为中心的。（2分） A.运算器 B.控制器 C.存储器 D.I/O设备 .标准答案：A 2. 同构型多处理机和异构型多处理机所采用的提高并行性的技术途径分别是（）（2分） A.资源共享、资源重复 B.资源重复、资源共享 C.资源共享、时间重叠 D.资源重复、时间重叠 .标准答案：D 3. 由同一厂家生产的、系统结构相同的，但组成和实现不同的所有计算机，称为（）（2分） A.兼容机 B.扩展机 C.系列机 D.系统机 .标准答案：C 4. 从计算机系统中处理数据的并行性看，并行性等级从低到高分为（）（2分） A.位串字串、位并字串、位串字并、全并行 B.位并字串、全并行、位串字串、位串字并 C.全并行、位并字串、位串字串、位串字并 D.位串字串、位串字并、位并字串、全并行 .标准答案：A 5. 扩展编码要求（），否则会产生解码不唯一的问题。（2分） A.所有的短码都必须是长码的前缀 B.所有的短码都不能是长码的前缀 C.所有的短码都必须是长码的后缀 D.所有的短码都不能是长码的后缀 .标准答案：B 6. 下面的指令中，（）不属于RISC处理器指令集。（2分） A.ADD R4，[1000] B.LD R3，(R4) C.SUB R4，R3 D.SD 0(R3)，R4 .标准答案：A 7. 指令的重叠解释方式与顺序解释方式相比，可以提高（）指令的执行速度。（2分） A.一条 B.两条 C.两条以上 D.两条或两条以上 .标准答案：D 8. 虚拟存储器外部地址变换，实现的是虚地址到（）的变换。（2分） A.辅存物理地址 B.主存地址 C.Cache地址 D.虚地址 .标准答案：A 9. 设主存和辅存的平均访问时间分别为秒和秒，若要使虚拟存储器的主存-辅存层平均时间达到，问至少应保证主存访问命中率为（）（2分） A.0.97 B.0.98 C.0.99 D.1 .标准答案：C 10. 替换算法要解决的问题是（）（2分） A.用户的虚页如何与主存的实页对应 B.如何用主存的实页号替代多用户的虚页号 C.当页面失效时，选择主存中哪个页作为被替换页 D.新用户要进入主存，选择哪个用户作为被替换的用户 .标准答案：C 11. RISC执行程序的速度比CISC要快的原因是（）（2分） A.RISC的指令系统中指令条数较少 B.程序在RISC上编译生成的目标程序较短 C.RISC的指令平均执行周期数较少 D.RISC只允许load和store指令访存 .标准答案：C 12. 输入输出系统硬件的功能对（）是透明的。（2分） A.操作系统程序员 B.编译程序员 C.应用程序员 D.系统结构设计师 .标准答案：C 13. 在由多个通道组成的I/O系统中，I/O的最大流量是（）（2分） A.各通道最大流量的最大值 B.各通道最大流量之和 C.各通道实际流量的最大值 D.各通道实际流量之和 .标准答案：B 14. 通道方式输入输出系统中，对优先级高的磁盘等高速设备，适合于连接( ) （2分） A.字节多路通道 B.选择通道 C.数组多路通道 D.字节及数组多路通道 .标准答案：B