文档视界 最新最全的文档下载
当前位置:文档视界 › 计算机组成原理试卷总答案

计算机组成原理试卷总答案

计算机组成原理试卷总答案
计算机组成原理试卷总答案

本科生期末试卷一答案

一. 选择题

1. D

2. B

3.C

4.B

5.C

6. C

7. A 、D

8.C

9.A10. A

二. 填空题

1. A.程序 B.地址 C.冯·诺依曼

2. A.浮点 B.指数 C.对阶

3. A. 瞬时启动 B.存储器 C.固态盘

4. A.物理 B.RR C.RS

5. A.软件 B.操作控制 C.灵活性

6. A.总线带宽 B.传输速率 C.264MB / S

7. A.刷新 B.显示 C.ROM BIOS

8. A.外围设备 B.DMA 控制器 C.内存

三.解:(1)定点原码整数表示:

数值

= (231 – 1)10

最大负数: 数值 = -(2 – 1)10

(2)定点原码小数表示:

最大正数值 = (1 – 231 )10

最大负数值 = -(1 – 231 )10

四.解:信息总量: q = 64位 ×4 =256位

顺序存储器和交叉存储器读出4个字的时间分别是:

t 2 = m T = 4×200ns =8×10 –7 (s)

t 1 = T + (m – 1)τ = 200 + 3×50 = 3.5 ×10 –7 (s)

顺序存储器带宽是:

W 1 = q / t 2 = 32 ×107 (位/ S )

交叉存储器带宽是:

W 2 = q / t 1 = 73 ×107 (位/ S )

五.解:(1)操作码字段为6位,可指定 26 = 64种操作,即64条指令。

(2)单字长(32)二地址指令。

(3)一个操作数在原寄存器(共16个),另一个操作数在存储器中(由变址寄

存器内容 + 偏移量决定),所以是RS 型指令。

(4)这种指令结构用于访问存储器。

六.解:(1)假设判别测试字段中每一位为一个判别标志,那么由于有4个转移条件, 故该字段为4位,(如采用字段译码只需3位),下地址字段为9位,因为控制容量为512

单元,微命令字段是( 48 – 4 - 9 )= 35 位。

(2)对应上述微指令格式的微程序控制器逻辑框图B1.2如下:其中微地址寄存器对应下地址字段,P字段即为判别测试字段,控制字段即为微命令子段,后两部分组成微指令寄存器。地址转移逻辑的输入是指令寄存器OP码,各状态条件以及判别测试字段所给的判别标志(某一位为1),其输出修改微地址寄存器的适当位数,从而实现微程序的分支转移。

图B1.2

七.解:PCI总线结构框图如图B1.3所示:

图.B1.3

PCI总线有三种桥,即HOST / PCI桥(简称HOST桥),PCI / PCI桥,PCI / LAGACY 桥。在PCI总线体系结构中,桥起着重要作用:

(1)它连接两条总线,使总线间相互通信。

(2)桥是一个总线转换部件,可以把一条总线的地址空间映射到另一条总线的地址空间上,从而使系统中任意一个总线主设备都能看到同样的一份地址表。

(3)利用桥可以实现总线间的卒发式传送。

八.解:数据采集接口方案设计如图B1.4所示。

现结合两种工作方式说明上述部件的工作。

(1)定期检寻方式

主机定期以输出指令DOA、设备码;(或传送指令)送出控制字到A寄存器,其中用四位分别指定选中的缓冲寄存器(四个B寄存器分别与四个采集器相应)。然后,主机以输入指令DIA、设备码;(或传送指令)取走数据。

(2)中断方式

比较结果形成状态字A',共8位,每二位表示一个采集器状态:00 正常,01 过低,10 过高。有任一处不正常(A'中有一位以上为“1”)都将通过中断请求逻辑(内含请求触发器、屏蔽触发器)发出中断请求。中断响应后,服务程序以DIA、设备码;或传送指令)取走状态字。可判明有几处采集数据越限、是过高或过低,从而转入相应处理。

图B1.4

本科生期末试卷二答案

一.选择题

1. D

2. C

3. A

4. D

5. A

6. C

7. A

8. C

9. D 10. C

二.填空题

1. A.高速性 B.先行 C.阵列。

2. A.内容 B.行地址表 C.页表和快表。

3. A.数据传送 B.算术运算 C.逻辑运算。

4. A.指令周期 B.布尔代数 C.门电路和触发器。

5. A.数据传送 B.仲裁 C.中断和同步。

6. A.存储密度 B.存储容量C.平均存取时间。

7. A.组成结构 B.选择 C.多路。

8. A.(58)10

三.证明:设[x]补=x0x1x2…x n , [y]补=y0y1…y n

(1)被乘数x 符号任意,乘数y符号为正。

根据补码定义,可得

[x]补= 2+x=2n+1 + x (mod 2)

[y]补= y

所以

[x]补·[y]补= 2n+1·y + x·y=2(y1y2…y n)+x·y

其中(y1y2…yn)是大于0的正整数,根据模运算性质有

2(y1y2…yn)= 2 (mod 2)

所以

[x]补·[y]补=2+x·y=[ x·y]补(mod 2)

即[ x·y]补=[x]补·[y]补=[x]补·y ○1

(2)被乘数x 符号任意,乘数y符号为负。

[x]补=x0.x1x2…x n

[y]补=1.y 1y 2…y n =2+y (mod 2)

由此

y=[y]补-2=0.y 1y 2…y n -1

所以

x ·y=x (y 1y 2…y n )-x

[ x ·y]补=[ x (y 1y 2…y n )]补+[-x]补

又 (y 1y 2…y n )>0,根据式 ○

1 有 [ x (y 1y 2…y n )]补 = [x]补(0.y 1y 2…y n )

所以

[ x ·y]补= [x]补(0.y 1y 2…y n )+[-x]补 ○

2 (3) 被乘数x 和乘数y 符号都任意。

将式○

1和式○2两种情况综合起来,即得补码乘法的统一算式,即 [ x ·y]补= [x]补(0.y 1y 2…y n )-[x]补·y 0

= [x]补(-y 0+0.y 1y 2…y n )

=[x]补 ? (-y 0 + ∑=n i 1y i ? 2-i ) 证毕

四.解:64条指令需占用操作码字段(OP )6位,这样指令余下长度为10位。为了覆盖主存64K 字的地址空间,设寻址模式(X )2位,形式地址(D )8位,其指令格式如下:

寻址模式定义如下:

X= 0 0 直接寻址 有效地址 E=D (256单元)

X= 0 1 间接寻址 有效地址 E= (D )(64K )

X= 1 0 变址寻址 有效地址 E= (R)+D (64K )

X= 1 1 相对寻址 有效地址 E=(PC )+D (64K )

其中R

为变址寄存器(16位),PC 为程序计数器(16位),在变址和相对寻址时,位移量D 可正可负。

五. 解:(1) 用虚拟地址为1的页号15作为快表检索项,查得页号为15的页在主存中的起始地址为80000,故将80000与虚拟地址中的页内地址码0324相加,求得主存实地址码为80324。

(2) 主存实地址码 = 96000 + 0128 = 96128

(3) 虚拟地址3的页号为48,当用48作检索项在快表中检索时,没有检索到页号

为48的页面,此时操作系统暂停用户作业程序的执行,转去执行查页表程序。

如该页面在主存中,则将该页号及该页在主存中的起始地址写入主存;如该

页面不存在,则操作系统要将该页面从外存调入主存,然后将页号及其在主

存中的起始地址写入快表。

六.解:

各字段意义如下:F1—读RO —R3的选择控制。

F2—写RO —R3的选择控制。

F3—打入SA的控制信号。

F4—打入SB的控制信号。

F5—打开非反向三态门的控制信号LDALU。

F6—打开反向三态门的控制信号LDALU ,并使加法器最低位加1。

F7-锁存器SB清零RESET信号。

F8-一段微程序结束,转入取机器指令的控制信号。

R—寄存器读命令

W—寄存器写命令

(2)ADD、SUB两条指令的微程序流程图见图B2.3所示。

图B2.3

七.三种系统总线结构如图B2.4:

图B2.4

八.解:设读写一块信息所需总时间为T b,平均找到时间为T s,平均等待时间为T L,读写一块信息的传输时间为T m,则:T b=T s+T L+T m。假设磁盘以每秒r转速率旋转,每条磁道容量为N个字,则数据传输率=rN个字/秒。又假设每块的字数为n,因而一旦读写头定位在该块始端,就能在T m≈(n / rN)秒的时间中传输完毕。T L是磁盘旋转半周的时间,T L=(1/2r)秒,由此可得:T b=T s+1/2r+n/rN 秒

本科生期末试卷三答案

一.选择题

1 B

2 B

3 D

4 C

5 A

6 C

7 C

8 C 9

B 10 B

二.填空题

1. A.CPU B.CPU C.主机

2. A.原码 B.补码 C.反码

3. A.SRAM B.DRAM

C.集程度 4. A.指令寻址 B.顺序 C.跳跃5. A.存储器 B.指令周期 C.不相同的

6. A.ISA B.EISA C.VISA

7. A.VGA B.1280×1024 C.24位

8.A.嵌套

B.优先级高

C.优先级地

三.解:[ x ]原= 1.01111 [ x ]补= 1.10001 所以:[ -x ]补= 0.01111 [ y ]原= 0.11001 [ y ]补= 0.11001 所以:[ -y ]补= 1.00111

[ x ]补11.10001 [ x ]补11.10001

+ [ y ]补00.11001 + [ -y ]补11.00111

[ x + y ]补00.01010 [ x - y ]补10.11000

所以: x + y = +0.01010 因为符号位相异,结果发生溢出四.解:由已知条件,机器字长16位,主存容量128KB / 2 = 64KB字,因此MAR = 18位,共128条指令,故OP字段占7位。采用单字长和双字长两种指令格式,其中单字长指令用于算术逻辑和I / O类指令,双字长用于访问主存的指令。

15 9 8 6 5 3 2 0

寻址方式由寻址模式X定义如下:

X = 000 直接寻址 E = D(64K)

X = 001 立即数 D = 操作数

X = 010 相对寻址 E = PC + D PC = 16位

X = 011 基值寻址 E = R b + D ,R b =16 位

X = 100 间接寻址 E = (D)

X = 101 变址寻址 E = R X + D ,R X = 10位

五.解:可采用多体交叉存取方案,即将主存分成8个相互独立、容量相同的模块M0,M1,M2,…M7,每个模块32M×32位。它各自具备一套地址寄存器、数据缓冲寄存器,

各自以同等的方式与CPU传递信息,其组成结构如图B3.3:

图B3.3

CPU访问8个存贮模块,可采用两种方式:一种是在一个存取周期内,同时访问8个存贮模块,由存贮器控制它们分时使用总线进行信息传递。另一种方式是:在存取周期内分时访问每个体,即经过1 / 8存取周期就访问一个模块。这样,对每个模块而言,从CPU给出访存操作命令直到读出信息,仍然是一个存取周期时间。而对CPU来说,它可以在一个存取周期内连续访问8个存贮体,各体的读写过程将重叠进行。

六.解:加法指令“ADD X(R i)”是一条隐含指令,其中一个操作数来自AC0,另一个操作数在数据存贮器中,地址由通用寄存器的内容(R i)加上指令格式中的X量值决定,可认为这是一种变址寻址。因此,指令周期的操作流程图如图B3.4:相应的微操作控制信号列在框图外。

图B3.4

七.解:分五个阶段:请求总线,总线仲裁,寻址(目的地址),信息传送,状态返回(错误报告)。如图B3.5

图B3.5

八.解:该中断系统可以实行5重中断,中断优先级的顺序是,优先权1最高,主程序

运行于最低优先权(优先权为6)。图B3.2中出现了4重中断。图B3.2中中断过程如下:主程序运行到T1时刻,响应优先权4的中断源的中断请求并进行中断服务;到T3时刻,优先权4的中断服务还未结束,但又出现了优先权3的中断源的中断请求;暂停优先权4的中断服务,而响应优先权3的中断。到T4时刻,又被优先权2的中断源所中断,直到T6时刻,返回优先权3的服务程序,到T7时刻,又被优先权1的中断源所中断,到T8时刻,优先权1的中断服务完毕,返回优先权3的服务程序,直到T10优先权3的中断服务结束,返回优先权4的服务程序,优先权4的服务程序到T11结束,最后返回主程序。图B3.2中,优先权3的服务程序被中断2次,而优先权5的中断又产生。

本科生期末试卷四答案

一.选择题

1. D

2. A

3. A,C

4. B

5. B

6. B

7. B

8. C

9. A 10.C

二.填空题

1. A .10000亿次 B. 神威 C. 3840亿

2. A.符号位 B. 数值域 C. 纯小数

3. A.容量大 B. 速度快 C. 成本低

4. A. Cache B. 浮点 C. 存储

5. A.设备控制器 B. 适配器 C. 主机

三.证明:

当 x ≥ 0 时,x 0 = 0 ,

[x]补 = 0.x 1x 2…x n = ∑=n i 1 x i 2-

i =x 当 x < 0 时,x 0= 1 ,

[x]补 = 1.x 1x 2…x n = 2+x

所以

x= 1.x 1x 2…x n - 2 = -1 + 0.x 1x 2…x n

= -1 + ∑=n i 1 x i 2-

i 综合上述两种情况,可得出:x = -x 0 +∑=n i 1x i 2-i

四. 解:[X]原=1.01111 [X]补=1.10001 ∴[-X]补=0.01111

[Y]原=0.11001 [Y]补=0.11001 ∴ [-Y]补=1.00111

[X]补 11.10001

+ [Y]补 00.11001

[X+Y]补 00.01010

∴X+Y=+0.01010

[X]补 11.10001

+ [-Y]补 11.00111

[X-Y]补 10.11000

因为符号位相异,所以结果发生溢出。

五.解: R=Tm/Tc=4;Tc=Tm/4=50ns

E=1/[R+(1-R )H]=1/[4+(1-4)×0.98]=0.94

Ta=Tc/E=Tc ×[4-3×0.98]= 50×1.06=53ns 。

六.解:为了压缩指令字的长度,必须设法把一个微指令周期中的互斥性微命令信号组合在一个小组中,进行分组译码。

经分析,(e ,f ,h )和(b, i, j )可分别组成两个小组或两个字段,然后进行译码,可得

六个微命令信号,剩下的a, c, d, g 四个微命令信号可进行直接控制,其整个控制字段组成如下:

01 e 01 b

直接控制 10 f 10 i

4位2位2位

七.解:

(1)在中断情况下,CPU的优先级最低。各设备优先级次序是:A-B-C-D-E-F-G-H-I-CPU (2)执行设备B的中断服务程序时IM0IM1IM2=111;执行设备D的中断服务程序时IM0IM1IM2=011。

(3)每一级的IM标志不能对某优先级的个别设备进行单独屏蔽。可将接口中的BI(中断允许)标志清“0”,它禁止设备发出中断请求。

(4)要使C的中断请求及时得到响应,可将C从第二级取出,单独放在第三级上,使第三级的优先级最高,即令IM3=0即可。

八.解:答案如图B4.1

图B4.1

本科生期末试卷五答案

一.选择题

1.B 2. D3. B4. B5. B6.D7. A 8. A 9.C 、D10. A 、B 、C

二.填空题。

1.A.高速缓冲 B.速度 C.指令cache与数据cache

2. A.指令条数 B.指令长度 C.指

令格式和寻址方式3.A.时间 B.空间 C.时间+ 空间并行4.A.主设备 B.控制权 C.

总线仲裁5.A.存储 B.记录 C.结构6.A.物理 B.逻辑 C.高速7.A.全相连 B.直接相连 C.组相连8.A.时间并行性 B.经济而实用 C.高性能。

三.解:命中率H = N e / (N C + N m)= 3800 / (3800 + 200) = 0.95

主存慢于cache的倍率:r = t m / t c = 250ns / 50ns = 5

访问效率:e = 1 / [r + (1 – r)H] = 1 / [5 + (1 – 5)×0.95] = 83.3%

平均访问时间:t a = t c / e = 50ns / 0.833 = 60ns

四.解:(1)串行进位方式:

C1 = G1 + P1 C0其中:G1 = A1 B1,P1 = A1⊕B1

C2 = G2 + P2 C1G2 = A2 B2,P2 = A2⊕B2

C3 = G3 + P3 C2G3 = A3 B3 , P3 = A3⊕B3

C4 = G4 + P4 C3G4 = A4 B4 , P4 = A4⊕B4

(2) 并行进位方式:

C 1 = G 1 + P 1 C 0

C 2 = G 2 + P 2 G 1 + P 2 P 1 C 0

C 3 = G 3 + P 3 G 2 + P 3 P 2 G 1 + P 3 P 2 P 1 C 0

C 4 = G 4 + P 4 G 3 + P 4 P 3 G 2 + P 4P 3 P 2 G 1 + P 4 P 3 P 2 P 1 C 0

其中 G 1—G 4 ,P 1—P 4 表达式与串行进位方式相同。

五.解:根据图B5.3中已知,ROM 1的空间地址为0000H ——3FFFH ,ROM 2的地址空 间地址为4000H ——7FFFH ,RAM 1的地址空间为C000H ——DFFFH ,RAM 2的地址空间为E000H ——FFFFH 。

图B5.3

对应上述空间,地址码最高4位A 15——A 12状态如下:

0000——0011 ROM 1

0100——0111 ROM 2

1100——1101 RAM 1

1110——1111 RAM 2

2 :4译码器对A 15A 12两位进行译码,产生四路输出,其中 :y 0 = 00 对应ROM 1 ,

y 1 = 01对应ROM 2 ,y 3 = 11 对应 RAM 1和RAM 2。然后用A 13区分是RAM 1(A 13 = 0)

还是RAM 2(A 13 = 1),此处采用部分译码。

由此,两组端子的连接方法如下:

1——6, 2——5, 3——7, 8——12, 11——14, 9———3

六.解: 采用水平微指令格式,且直接控制方式,顺序控制字段假设4位,其中一位判别测试位:

当P = 0时,直接用μAR 1——μAR 3形成下一个微地址。

当P = 1时,对μAR 3进行修改后形成下一个微地址。

七.解 :有三种方式:链式查询方式、计数器定时查询方式、独立请求方式。

独立请求方式结构图如图B5.4:

图B5.4

八.解:逻辑图如图B5.5:

图B5.5

本科生期末试卷六答案

一.选择题

1 D

2 B

3 B

4 C

5 D

6 B

7 C

8 A 9

A 10 B

二.填空题

1. A.运算器B.存储器C.控制器

2. A.符号位S B.基值E C.偏移量

3. A.存储容量B.

存储时间C.存储周期4. A.操作B.特征与功能C.操作数的地址 5. A.指令B.程序 C.地址

6. A.物理B.功能C.机械

7. A.分辨率B.颜色C.不同

8. A.优先级仲裁B.向量C.控制逻辑

三.

(1)浮点乘法规则:

N1×N2 =( 2j1×S1)×(2j2× S2) = 2(j1+j2)×(S1×S2)

(2)阶码求和:

j1 + j2 = 0

(3) 尾数相乘:

被乘数S1 =0.1001,令乘数S2 = 0.1011,尾数绝对值相乘得积的绝对值,积的符号位 = 0⊕0 = 0。按无符号阵乘法器运算得:N1×N2 = 20×0.01100011

(4)尾数规格化、舍入(尾数四位)

N1×N2 = (+ 0.01100011)2 = (+0.1100)2×2(-01)2

四.解:(1)由于主存地址码给定18位,所以最大存储空间为218 = 256K,主存的最大容量为256KB。现每个模块条的存储容量为32KB,所以主存共需256KB / 32KB = 8

块板。

(2)每个模块条的存储容量为32KB,现使用4K×4位的RAM芯片拼成4K×8

位(共8组),用地址码的低12(A0——A11)直接接到芯片地址输入端,然后用地址的高3

位(A14——A12)通过3 :8译码器输出分别接到8组芯片的选片端。共有8×2 = 16个RAM。(3)根据前面所得,共需8个模条,每个模条上有16片芯片,故主存共需8×16 =128片RAM芯片。

五.解:写入存贮器时时序信号必须同步。通常,当R / W 线加负脉冲时,地址线和数据线的电平必须是稳定的。当R / W 线一达到逻辑0电平时,数据立即被存贮。因此,当R / W 线处于低状态时,如果数据线改变数值,那么存贮器将存贮新的数据⑤。同样,当R / W 线处于低状态时,地址发生了变化,那么同样的数据将存贮到新的地址(②或③)。

正确的写入时序图如下图所示:

图B 6.3

六.解:(1)各功能部件联结成如图所示数据通路:

(说明):①:取R1操作数→C暂存器。②:送地址到MAR。③:取出内存单元中的操作数→D暂存器。④:相加后将和数→R1。

七.解:有三种方式:链式查询方式,计数器定时查询方式,独立请求方式。

计数器定时查询方式逻辑结构图如下:

图B 6.6

八.解:(1)因为刷新所需带宽= 分辨率×每个像素点颜色深度×刷新速度所以 1024 × 768 × 3B × 72 / S = 165888KB / S = 162MB / S (2)为达到这样高的刷存带宽,可采用如下技术措施:

1.使用高速的DRAM芯片组成刷存。

2.刷存采用多体交错结构。

3.刷存内显示控制器的内部总线宽度由32位提高到64位,甚至到128位。

4.刷存采用双端口存储器结构,将刷新端口与更新端口分开。

本科生期末试卷七答案

一.选择题

1.C 2. B 3.B 4.C 5.C 6.B 7.B 8.D 9.C 10.C 二.填空题

1.A.寻址方式 B.操作数有效 C.二地址指令

2.A.简单性 B.补码 C.原码

3.A.并行 B.空间并行 C.时间并行

4.A.数据 B.先进后出 C.寄存器

5.A.指令操作码

B.时序

C.状态条件 6.A.结构 B.CPU C.技术7.A.机器周期 B.时钟周期 C. 2

8.A.停止CPU B.周期挪用 C. DMA和CPU

三.因为[x]补+ [y]补=[x+y]补

令x=-y 带入上式,则有:

[-y]补+ [y]补=[-y+y]补= [0]补= 0

所以[-y]补= -[y]补

四.解:闪速存储器是高密度、非易损性的读/ 写半导体存储器。从原理上看,它属于ROM 型存储器,但是它又随时改写信息;从功能上看,它又相当于RAM,所以传统ROM与RAM 的定义和划分已失去意义,因而是一种新型的存储器技术。

闪速存储器的特点:(1)固有的非易失性;(2)廉价的高密度;(3)可直接执行;(4)固态性能;

五.解:(1)双字长二地址指令,用于访问存储器。(2)操作码字段OP为6位,可以指定26 = 64种操作。(3)一个操作数在源寄存器(共16个),另一个操作数在存储器中(由基值寄存器

和位移量决定),所以是RS型指令。

六.解:当24个控制信号全部用微指令产生时,可采用字段译码法进行编码控制,采用的微指令格式如下(其中目地操作数字段与打入信号段可结合并公用,后者加上节拍脉冲控制即可)。

3位 3位 5位 3位 2位

目的操作数源操作数运算操作直接控制判别下地址字段

存储器读 / 写总线周期从猝发式传送为基本机制,一次猝发式传送总线周期通常由一个地址周期和一个或几个数据周期组成。存储器读 / 写周期的解释,取决于PCI总线上的存储器控制器是否支持存储器 / cache之间的PCI传输协议。如果支持,则存储器读 / 写一般是通过cache来进行;否则,是以数据非缓存方式来传输。

八.解:

(1)是调频制(FM);(2)是改进调频制(MFM);(3)是调相制(PE);(4)是调频制(FM);(5)是不归零制(NRZ);(6)是“见1就翻制”(NRZ1)。

(1)

计算机组成原理试题及答案

A .(7CD )16 B. ( 7D0)16 C. (7E0)16 D. 3. 下列数中最大的数是 _______ 。 A .(10011001) 2 B. (227) 8 C. (98)16 4. ____ 表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里,普遍采用的字符编码是 A. BCD 码 B. 16 进制 C. 格雷码 6. 下列有关运算器的描述中, ______ 是正确的 A. 只做算术运算,不做逻辑运算 B. C. 能暂时存放运算结果 D. 7. EPROM 是指 ____ 。 A. 读写存储器 B. C. 可编程的只读存储器 D. 8. Intel80486 是 32位微处理器, Pentium 是A.16 B.32 C.48 D.64 9 .设]X ]补=1.XXX 3X 4,当满足 _________ ■寸,X > -1/2 成立。 A. X 1必须为1,X 2X 3X 4至少有一个为1 B. X 1必须为1 , X 2X 3X 4任意 C. X 1必须为0, X 2X 3X 4至少有一个为1 D. X 1必须为0, X 2X 3X 4任意 10. CPU 主要包括 _____ 。 A.控制器 B. 控制器、运算器、cache C.运算器和主存 D.控制器、ALU 和主存 11. 信息只用一条传输线 ,且采用脉冲传输的方式称为 _________ 。 A. 串行传输 B. 并行传输 C. 并串行传输 D. 分时传输 12. 以下四种类型指令中,执行时间最长的是 _________ 。 A. RR 型 B. RS 型 C. SS 型 D. 程序控制指令 13. 下列 _____ 属于应用软件。 A. 操作系统 B. 编译系统 C. 连接程序 D. 文本处理 14. 在主存和CPU 之间增加cache 存储器的目的是 _____ 。 A. 增加内存容量 B. 提高内存可靠性 C.解决CPU 和主存之间的速度匹配问题 D. 增加内存容量,同时加快存取速 度 15. 某单片机的系统程序,不允许用户在执行时改变,则可以选用 ____________ 作为存储芯 片。 A. SRAM B. 闪速存储器 C. cache D. 辅助存储器 16. 设变址寄存器为X ,形式地址为D, (X )表示寄存器X 的内容,这种寻址方式的有 效地址为 ______ 。 A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中,直接指出操作数本身的寻址方式,称为 ___________ 。 A. 隐含寻址 B. 立即寻址 C. 寄存器寻址 D. 直接寻址 18. 下述 I/O 控制方式中,主要由程序实现的是 ________ 。 7F0)16 D. ( 152)10 o D. ASC H 码 只做加法 既做算术运算,又做逻辑运算 只读存储器 光擦除可编程的只读存储器 位微处理器。

计算机组成原理试卷

计算机组成原理考试试题纸(A卷) 课程:计算机组成原理及系统结构班级学号:姓名: 题号一二三四五六七八九总分题分 一、选择题(10分) 1. 冯·诺依曼(Von Neumann)机工作方式的基本特点是。 A.指令流单数据流 B.按地址访问并顺序执行指令 C.堆栈操作 D.存储器按内容选择地址 2. 若一个数的编码是10000111,它的真值为+7,则该编码是。 A.原码B.反码C.补码D.移码 3. 若寄存器中存放的是数据的,则经过一次算术右移操作后, 结果相当于原来的数除以2。 A.原码B.反码C.补码D.无符号数 4.采用虚拟存储器的主要目的是。 A.提高主存储器的存取速度 B. 扩大主存储器的存储空间,并能进行自动管理调度 C.提高外存储器的存取速度 D.扩大外存储器的存储空间 5.需要刷新的存储器是。 A. Cache B.ROM C.静态存储器 D.动态存储器 6.在指令格式中,采用扩展操作码设计方案的目的是。 A.保持指令字长度不变而增加寻址空间 B. 增加指令字长度 C. 保持指令字长度不变而增加指令操作的数量 D.减少指令字长度 7.操作控制器的功能是。 A. 产生时序信号 B. 从主存取出一条指令 C. 完成指令操作码译码 D. 从主存取出指令,完成指令操作码译码,并产生有关的操作控制 信号,以解释执行该指令 8.计算机中使用总线结构便于增减外设,同时。 A. 减少了信息传输量B. 提高了信息传输速度 C. 减少了信息传输线的条数D. 三者均正确 9.周期挪用方式常用于______中。 A. 直接内存存取方式的输入/输出 B. 直接程序传送方式的输入/输出 C. CPU的某寄存器与存储器之间的直接程序传送 D. 程序中断方式的输入/输出 10.如果有多个中断同时发生,系统将根据中断优先级响应优先级最高的中断请求,若要调整中断事件的响应次序,可以通过______实现。 A.中断嵌套 B.中断向量 c.中断响应 D.中断屏蔽 二.填空题(20分) 1. 计算机系统结构的发展和演变看,早期的计算机是以为中心 的系统结构,而近代的计算机是以为中心的系统结构。 2. 在浮点加法运算中,主要的操作内容及步骤是、、。 3. 在多级存储体系中,Cache存储器的主要功能是,虚拟 存储器的主要功能是。 4. 确定计算机指令系统应满足的基本要求是、和。 5. 集中式总线控制可分为、和三种,其中 响应时间最快,对电路的故障最敏感。 6.计算机系统中,CPU对外设的管理方式有:______方式、______方式、____ _方式、__ ___方式、___ __方式五种。

2019年《计算机组成原理》试卷一

《计算机组成原理》试卷一 一.选择题(每小题1分,共20分) 1. 我国在______年研制成功了第一台电子数字计算机,第一台晶体管数字计算机于 ______年完成。b5E2RGbCAP A. 1946,1958 B. 1950,1968 C. 1958,1961 D. 1959,1965 2. 目前大多数集成电路生产中,所采用的基本材料为______。 A. 单晶硅 B. 非晶硅 C. 锑化钼 D. 硫化镉 3. 下列数中最大的数是______。 A. (100110001)2 B. (227)8 C. (98)16 D. (152)10 4. ______表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 用32位字长(其中1位符号位)表示定点小数时,所能表示的数值范围是______。 A. 0≤│N|≤1-2-32 B. 0≤│N|≤1-2-31p1EanqFDPw C. 0≤│N|≤1-2-30 D. 0≤│N|≤1-2-29DXDiTa9E3d 6. 定点运算器用来进行______。 A. 十进制数加法运算 B. 定点数运算 C. 浮点数运算 D. 即进行定点数运算也进行浮点数运算 7. 某SRAM芯片,其存储容量为64ⅹ16位,该芯片的地址线和数据线数目为______。 A. 64,16 B. 16,64 C. 64,8 D. 16,6RTCrpUDGiT 8. 闪速存储器称为______。 A. 光盘 B. 固态盘 C. 硬盘 D. 软盘 9. 二地址指令中,操作数的物理位置不可安排在______。 A. 栈顶和次栈顶 B. 两个主存单元 C. 一个主存和一个寄存器 D. 两个寄存器 10. 堆栈寻址方式中,设A为累加寄存器,SP为堆栈指示器,Msp为SP 指示器的栈顶单元,如果操作的动作是:(A)→Msp,(SP)-1→SP,那么出栈操作的动作为: A. (Msp)→A,(SP)+1→SP B. (SP)+1→SP,(Msp)→A C. (SP)-1→SP,(Msp)→A D. (Msp)→A,(SP)-1→SP 11. 中央处理器(CPU)是指______。 A. 运算器 B. 控制器 C. 运算器. 控制器和cache D. 运算器、控制器和主存储器 12. 指令寄存器的作用是______。 A. 保存当前指令的地址 B. 保存当前正在执行的指令 C. 保存下一条指令 D. 保存上一条指令 13. 下面描述的RISC机器基本概念中正确的表达是______。 A. RISC机器不一定是流水CPU B. RISC机器一定是流水CPU C. RISC机器有复杂的指令系统

计算机组成原理经典复习题集锦附答案

计算机组成原理复习题 一、填空题 1.用二进制代码表示的计算机语言称为(机器语言),用助记符编写的语言称为(汇编语言)。 2. 计算机硬件由(控制单元)、(运算器)、(存储器)、输入系统和输出系统五大部件组成。 3.十六进制数CB8转换成二进制数为(110010111000)。 4.某数x的真值-0.1011B,其原码表示为( 1.1011)。 5.在浮点加减法运算过程中,在需要(对阶)或(右规)时,尾数需向右移位。 6.指令通常由(操作码)和(地址码)两部分组成。 7.要组成容量为4K*8位的存储器,需要(8)片4K×1位的芯片并联,或者需要(4)片1K×8位的芯片串联。 8. 中断处理过程包括(关中断)、(保护现场)、(执行中断服务程序)、(恢复现场)和(开中断)阶段。 9.操作数寻址方式包括(直接寻址)、(间接寻址)、(立即寻址)、(隐含寻址)、(寄存器寻址)、(寄存器间接寻址)、(基址寻址)等。 10.动态RAM的刷新包括(分散刷新)、(集中刷新)和(异步刷新)三种方式。 11.高速缓冲存储器的替换算法有(先进先出)和(近期最少使用)。 12.影响流水线性能的因素有(数据相关)、(控制相关)和(资源相关)。 13.主存储器容量通常以KB为单位,其中1K=(),硬盘的容量以GB为单位,其中1G=()。 14.主存储器一般采用(动态RAM)存储器,CACHE采用(静态RAM )存储器。 15.世界上第一台计算机产生于(1946 )年,称为(ENIAC)。 16. I/O的编址可分为(不统一编址)和(统一编址),前者需要单独的I/O指令,后者可通过(访存)指令和设备交换信息。 17.CPU从主存取出一条指令并执行该指令的全部时间叫做(指令周期),它通常包含若干个(机器周期),而后者又包含若干个(时钟周期)。 18.计算机中各个功能部件是通过(总线)连接的,它是各部件之间进行信息传输的公共线路。 19.浮点数由(阶码)和(尾数)两部分构成。 20.禁止中断的功能可以由(中断允许触发器)来完成。 21.指令的编码中,操作码用来表明(所完成的操作),N位操作码最多表示(2^N )中操作。 22.静态RAM采用(双稳态触发器)原理存储信息,动态RAM采用(电容)原理存储信息。 23.典型的冯·诺依曼计算机是以(运算器)为核心的。 24.计算机硬件由(控制器)、(运算器)、(存储器)、(输入设备)和(输出设备)五大部件组成。 25.系统总线按系统传输信息的不同,可分为三类:(地址)、(控制)、(数据)。 26.数x的真值-0.1011,其原码表示为( 1.1011 ),其补码表示为( 1.0101 )。 27.Cache称为(高速缓冲)存储器,是为了解决CPU和主存之间(速度)不匹配而采用的一项重要的硬件技术。 28.浮点运算器由(尾数)运算器和(阶码)运算器组成。 29.计算机系统中的存储器分为:(主存)和(辅存)。在CPU执行程序时,必须将指令存放在(主存)中,即(辅存)不能够直接同CPU交换信息。

计算机组成原理 试卷含答案

湖南师范大学2012—2013学年第一学期信息与计算科学专业2011年级期末/ 补考/重修课程 计算机组成原理考核试题 出卷人:毛禄广 课程代码:考核方式: 考试时量:分钟试卷类型:A/B/C/D 一、单选题(30分,每题2分) 1. 算术逻辑单元的简称为()B A、CPU。 B、ALU。 C、CU。 D、MAR。 2. EPROM是指()D A.读写存储器 B.只读存储器 C.闪速存储器 D.可擦除可编程只读存储器 3. 异步通信的应答方式不包括()D A、不互锁 B、半互锁 C、全互锁 D、以上都不包括 4. 三种集中式总线仲裁中,______方式对电路故障最敏感。A A、链式查询 B. 计数器定时查询 C. 独立请求D、以上都不正确 5. 下面说法正确的是:()B A、存储系统层次结构主要体现在缓存-主存层次上; B、缓存-主存层次主要解决CPU和主存速度不匹配的问题; C、主存和缓存之间的数据调动对程序员也是不透明的; D、主存和辅存之间的数据调动由硬件单独完成。 6. 动态RAM的刷新不包括( ) D A、集中刷新 B、分散刷新 C、异步刷新 D、同步刷新 7. 关于程序查询方式、中断方式、DMA方式说法错误的是()D A、程序查询方式使CPU和I/O设备处于串行工作状态,CPU工作效率不高; B、中断方式进一步提高了CPU的工作效率; C、三者中DMA方式中CPU的工作效率最高; D、以上都不正确。 第 1 页共5 页 8. 发生中断请求的条件不包括()D A.一条指令执行结束 B.一次I/O操作结束 C.机器内部发生故障 D.一次DMA操作结束 9. DMA的数据传送过程不包括()A A、初始化 B、预处理 C、数据传送 D、后处理 10. 下列数中最大的数为()B A.(10010101)2 B.(227)8 C.(96)8 D.(143)5 11. 设32位浮点数中,符号位为1位,阶码为8位,尾数位为23位,则它所能表示的最大规.格化正数为()B A +(2 – 2-23)×2+127B.[1+(1 – 2-23)]×2+127 C.+(2 – 223)×2+255D.2+127 -223 12. 定点运算中,现代计算机都采用_______做加减法运算。()B A、原码 B、补码 C、反码 D、移码 13._________中乘积的符号位在运算过程中自然形成。()C A、原码一位乘 B、原码两位乘 C、补码一位乘 D、以上都不是 14.设x为真值,x*为绝对值,则[-x*]补=[-x]补能否成立()C A、一定成立 B、不一定成立 C、不能成立 D、以上都不正确 15. 最少可以用几位二进制数即可表示任一5位长的十进制整数。()A A、17 B、16 C、15 D、18 二、填空题(共10分,每题1分) 1.总线控制分为判优控制和________。(通信控制) 2.总线通信常用四种方式________、异步通信、半同步通信、分离式通信。(同步通信) 3.按在计算机系统中的作用不同,存储器主要分为主存储器、辅助存储器、_________。(缓冲存 储器) 4.随机存取存储器按其存储信息的原理不同,可分为静态RAM和__________。(动态RAM) 5.I/O设备与主机交换信息的五种控制方式是程序查询方式、中断方式和、_________、I/O通道方 式和I/O处理机方式。(DMA方式) 6.程序查询方式中为了完成查询需要执行的三条指令分别为测试指令、________、转移指令。(传 送指令) 7.浮点数由阶码和________两部分组成。(尾数) 8.二进制数-0.1101的补码为__________。(10011) 9._______是补码一位乘中乘数符号为负时的方法。(校正法)

计算机组成原理试题6

计算机组成原理试题6 一、选择题(共5分,每题1分) 1.某机字长8位,采用补码形式(其中1位为符号位),则机器数所能表示的范围是______。 A.-127 ~127; B.-128 ~+128; C.-128 ~+127; D.-128 ~+128。 2.在______的计算机系统中,外设可以和主存储器单元统一编址,因此可以不使用I/O 指令。 A.单总线; B.双总线; C.三总线; D.以上三种总线。 3.某计算机字长是32位,它的存储容量是64KB.按字编址,它的寻址范围是______。 A.16KB; B.16K; C.32K; D.32KB。 4.中断向量可提供______。 A.被选中设备的地址; B.传送数据的起始地址; C.中断服务程序入口地址; D.主程序的断点地址。 5.Cache的地址映象中比较多的采用“按内容寻址”的相联存储器来实现。 A.直接映象; B.全相联映象; C.组相联映象; D.以上都有。 6.总线的异步通信方式______。 A.不采用时钟信号,只采用握手信号; B.既采用时钟信号,又采用握手信号; C.既不采用时钟信号,又不采用握手信号; D.采用时钟信号,不采用握手信号。 7.在磁盘存储器中,查找时间是______。 A.使磁头移动到要找的柱面上所需的时间; B.在磁道上找到要找的扇区所需的时间; C.在扇区中找到要找的数据所需的时间。 D.以上都不对。 8.在控制器的控制信号中,相容的信号是______的信号。 A.可以相互替代; B.可以相继出现; C.可以同时出现;

D.不可以同时出现。 9.计算机操作的最小单位时间是______。 A.时钟周期; B.指令周期; C.CPU周期; D.执行周期。 10.CPU不包括______。 A.地址寄存器; B.指令寄存器IR; C.地址译码器; D.通用寄存器。 11.寻址便于处理数组问题。 A.间接寻址; B.变址寻址; C.相对寻址; D.立即寻址。 12.设寄存器内容为10000000,若它等于0,则为______。 A.原码; B.补码; C.反码; D.移码。 13.若一个8比特组成的字符至少需10个比特来传送,这是______传送方式。 A.同步; B.异步; C.并联; D.混合。 14.设机器字长为32位,存储容量为16MB,若按双字编址,其寻址范围是。(存储器4) A.8MB; B.2M; C.4M; D.16M。 15.寻址对于实现程序浮动提供了较好的支持。 A.间接寻址; B.变址寻址; C.相对寻址; D.直接寻址。 16.超标量技术是______。 A.缩短原来流水线的处理器周期; B.在每个时钟周期内同时并发多条指令; C.把多条能并行操作的指令组合成一条具有多个操作码字段的指令; D.以上都不对。 17.在控制器的控制方式中,机器周期内的时钟周期个数可以不相同,这属于______。 A.同步控制;

计算机组成原理试题及答案 (1)#精选.

计算机组成原理试题及答案 一、填空(12分) 1.某浮点数基值为2,阶符1位,阶码3位,数符1位,尾数7位,阶码 和尾数均用补码表示,尾数采用规格化形式,用十进制数写出它所能表示的最大正数,非0最小正数,最大负数,最小负数。 2.变址寻址和基址寻址的区别是:在基址寻址中,基址寄存器提 供,指令提供;而在变址寻址中,变址寄存器提供,指令提供。 3.影响流水线性能的因素主要反映在和 两个方面。 4.设机器数字长为16位(含1位符号位)。若1次移位需10ns,一次加 法需10ns,则补码除法需时间,补码BOOTH算法最多需要时间。 5.CPU从主存取出一条指令并执行该指令的时间 叫,它通常包含若干个,而后者又包含若干个。组成多级时序系统。 二、名词解释(8分) 1.微程序控制 2.存储器带宽 3.RISC 4.中断隐指令及功能

三、简答(18分) 1. 完整的总线传输周期包括哪几个阶段?简要叙述每个阶段的工作。 2. 设主存容量为1MB,Cache容量为16KB,每字块有16个字,每字32位。 (1)若Cache采用直接相联映像,求出主存地址字段中各段的位数。 (2)若Cache采用四路组相联映像,求出主存地址字段中各段的位数。 3. 某机有五个中断源,按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4,现要求优先顺序改为L3,L2,L4,L0,L1,写出各中断源的屏蔽字。

4. 某机主存容量为4M ×16位,且存储字长等于指令字长,若该机的指令系统具备120种操作。操作码位数固定,且具有直接、间接、立即、相对四种寻址方式。 (1)画出一地址指令格式并指出各字段的作用; (2)该指令直接寻址的最大范围; (3)一次间址的寻址范围; (4)相对寻址的寻址范围。 四、(6分) 设阶码取3位,尾数取6位(均不包括符号位),按浮点补码运算规则 计算 [25169?] + [24)16 11 (-?] 五、画出DMA 方式接口电路的基本组成框图,并说明其工作过程(以输入设备为例)。(8分)

计算机组成原理试题集 含答案

计算机组成原理试题一 一、单项选择题(从下列各题四个备选答案中选出一个正确答案,并将其代号写在题干前面的括号内。) 1.若十进制数据为则其八进制数为(B )。 A、、、、 2.若x 补=,则x 原 =(A )。 A、 B、 C、 D、 3.若采用双符号位,则发生正溢的特征是:双符号位为( B)。 A、00 B、01 C、10 D、11 4.原码乘法是(A )。 A、先取操作数绝对值相乘,符号位单独处理 B、用原码表示操作数,然后直接相乘 C、被乘数用原码表示,乘数取绝对值,然后相乘 D、乘数用原码表示,被乘数取绝对值,然后相乘 5.为了缩短指令中某个地址段的位数,有效的方法是采取(C)。 A、立即寻址 B、变址寻址 C、间接寻址 D、寄存器寻址 6.下列数中,最小的数是( A )。 A.(101001)2 B.(52)8C.(2B)16 D.45 7.下列数中,最大的数是( D )。 A.(101001)2 B.(52)8C.(2B)16 D.45 8.下列数中,最小的数是( D )。 A.(111111)2 B.(72)8C.(2F)16 D.50

9.已知:X=-,Y= 。(X+Y)补= ( A )。 A.1.1100 B.1.1010 C.1.0101 D.1.1000 10.一个512KB的存储器,地址线和数据线的总和是(C )。 A.17 B.19 C.27 D.36 11.某计算机字长是16位它的存储容量是64KB,按字编址,它们寻址范围是(C )。 A.64K B.32KB C.32K D.16KB 12.某一RAM芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是(C )。 A. 21 B. 17 C. 19 12.计算机内存储器可以采用( A )。 和ROM B.只有ROM C.只有RAM 和SAM 13.单地址指令中为了完成两个数的算术操作,除地址码指明的一个操作数外,另一个数常需采用( C ) 。 A.堆栈寻址方式 B.立即寻址方式 C.隐含寻址方式 D.间接寻址方式 14.零地址运算指令在指令格式中不给出操作数地址,因此它的操作数来自( B )。 A.立即数和栈顶 B.栈顶和次栈顶 C.暂存器和栈顶 D.寄存器和内存单元 15.指令系统中采用不同寻址方式的目的主要是( C )。 A.实现存储程序和程序控制 B.可以直接访问外存

计算机组成原理试题集

1.数字电子计算机的主要特点是存储容量大、(运算速度快),(运算精度高)。 2.计算机各组成部件相互连接方式,从早期的以(存储器)为中心,发展到现在以(运算器)为中心。 3.指令寄存器寄存的是(C ) A、下一条要执行的指令 B、已执行完了的指令 C 、正在执行的指令D、要转移的指令 4.衡量计算机的性能指标主要有哪些(答主要的三项指标),并说明为什么? 解:衡量计算机性能的指标主要有:计算速度、存储容量和通讯带宽等,计算机速度是反映CPU性能,也是反映计算机能力的主要指标之一。存储容量反映出计算机可以处理的数据量空间的大小。带宽反映出计算机处理信息的通讯能力。 5,决定指令执行顺序的寄存器是(PC),而记录指令执行结果的状态的寄存器是(状态字寄存器) 6.最早提出“存储程序程序”概念的是(A ) A、Babbage B、V.Neumann C、Pascal D、Bell 7.如何理解计算机组成和计算机体系结构? 8.第一台电子计算机(ENIAC)是于1946年交付使用。 9.单地址指令中为了实现两个数的算术运算,除地址码指明的一个操作数外,另一个采用(隐含)寻址方法。 10.假定指令系统有m条指令,指令操作码的位数为N位,则N至少应当等于()。 11.用n+1位字长(含一位符号位)表示原码定点整数时,所能表示的数值范围是(0﹤﹦N );用n+1位字长(含一位符号位)表示原码定点小数时,所能表示的数值范围是() 1. CPU包括()两部分。 A、ALU和累加器 B、ALU和控制器 C、运算器和控制器 D、ALU和主存储器 C 2. 计算机运算速度的单位是()。 A、MTBF B、MIPS C、MHZ D、MB B 3. 若十六进数微AC.B,则其十进制数为()。 A、254.54 B、2763 C、172.6875 D、172.625 C 4. 若十进制数据为137.5则其八进制数为()。 A、89.8 B、211.4 C、211.5 D、1011111.101

计算机组成原理试卷5

计算机组成原理试题5 一、选择题(共5分,每题1分) 1.设寄存器内容为80H,若它对应的真值是– 127,则该机器数是 A.原码; B.补码; C.反码; D.移码。 2.下列叙述中是正确的。 A.程序中断方式中有中断请求,DMA方式中没有中断请求; B.程序中断方式和DMA方式中实现数据传送都需中断请求; C.程序中断方式和DMA方式中都有中断请求,但目的不同; D.DMA要等到指令周期结束时才进行周期窃取。 3.设机器数字长为32位,一个容量为16MB的存储器,CPU按半字寻址,其寻址范围是。 A.224; B.223; C.222; D.221。 4.在中断接口电路中,向量地址可通过送至CPU。 A.地址线; B.数据线; C.控制线; D.状态线。 5.在程序的执行过程中,Cache与主存的地址映象是由。 A.程序员调度的; B.操作系统管理的; C.由程序员和操作系统共同协调完成的; D.硬件自动完成的。 6.总线复用方式可以______。 A.提高总线的传输带宽; B.增加总线的功能; C.减少总线中信号线的数量; D.提高CUP利用率。 7.下列说法中正确的是。 A.Cache与主存统一编址,Cache的地址空间是主存地址空间的一部分; B.主存储器只由易失性的随机读写存储器构成; C.单体多字存储器主要解决访存速度的问题; D.Cache不与主存统一编址,Cache的地址空间不是主存地址空间的一部分。 8.在采用增量计数器法的微指令中,下一条微指令的地址______。 A.在当前的微指令中; B.在微指令地址计数器中; C.在程序计数器; D.在CPU中。 9.由于CPU内部操作的速度较快,而CPU访问一次存储器的时间较长,因此机器周期通常由______来确定。 A.指令周期; B.存取周期; C.间址周期; D.执行周期。

计算机组成原理试卷A卷答案

华侨大学2012—2013学年第一学期期末考试 《计算机组成原理》考试试卷(A卷) 学院课程名称考试日期 姓名专业学号 一、选择题(本大题共15小题,每小题2分,共30分)) 1、完整的计算机系统应包括_______。 A.CPU和主存B.外部设备和主机 C.主机和实用程序D.配套的硬件系统和软件系统 2、有些计算机将一部分软件永恒地存于只读存储器中,称之为_______。 A.硬件B.软件C.固件D.辅助存储器 3、冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中,CPU区分它们的依据是_______。 A.指令操作码的译码结果B.指令和数据的寻址方式 C.指令周期的不同阶段D.指令和数据所在的存储单元 4、浮点数加减运算过程一般包括对阶、尾数运算、规格化、舍入和溢出判断等步骤。设浮点数的阶码和尾数都采用补码表示,且位数分别为5位和7位(均含2位符号位)。若有两个数X=27*29/32、Y=25*5/8,则浮点加法计算X+Y的最终结果是_____。 A.00111 1100010 B.00101 0001000 C.01000 0010001 D.发生溢出 5、下列关于RISC的叙述中,错误的是_______。 A.RISC普遍采用微程序控制器 B.RISC大多数指令在一个时钟周期内完成 C.RISC的内部通用寄存器数量相对CISC多 D.RISC的指令数、寻址方式和指令格式种类相对CISC少 6、在微机中,系统日期、硬盘参数与计算机配置信息等均存储在_______。 A.Cache B.ROM C.EPROM D.CMOS 7、相对于微程序控制器,硬布线控制器的特点是_______。 A.指令执行速度慢,指令功能的修改和扩展容易 B.指令执行速度慢,指令功能的修改和扩展困难 C.指令执行速度快,指令功能的修改和扩展容易 D.指令执行速度快,指令功能的修改和扩展困难 8、下列有关RAM和ROM的叙述中,正确的是_______。 ① RAM是易失性存储器,ROM是非易失性存储器 ② RAM和ROM都是采用随机存取方式进行信息访问 ③ RAM和ROM都可用做Cache ④ RAM和ROM都需要进行刷新 A.仅①②B.仅②③C.仅①②③D.仅②③④

计算机组成原理试题

计算机组成原理试题(A) 教学中心名称考点成绩 专业、班级姓名学号 一、填空题(每空1分,共10分) 1.计算机中的信息可分为两类,它们是信息和信息。 2.第二代电子数字计算机所用的基本器件是。 3.设X=-9/16,[X]补= 。 4.运算器中的核心部件是。 5.浮点表示法中,阶码决定浮点数的,尾数决定浮点数的。 6.CPU中PC的主要功能是。 7.按照信息的传送格式,接口可分为和两大类。 二、选择题(每小题2分,共20分) 1. 某主存储器按字节编址,地址线数目为16,这个存储器的容量为 . A 16K×16位B.32K×8位、C.64K ×8位 2.采用DMA方式传送数据时,每传送一个数据就要占用的时间。 A一个指令周期B.一个存储周期C.一个机器周期 3. Cache是。 A.主存的一部分 B.为扩大存储容量而设置的 C.为提高存储系统的速度而设置的 4.操作控制器的功能是。 A产生操作控制信号,以解释并执行指令 B、产生时序信号C.对指令泽码 5.中断响应时,保存PC并更新PC的内容,主要是为了. A.提高处理机的速度 B.能进入中断处理程字并能正确返回原程序 C.便于编制中断处理程序 6.计算机辅助设计是指。 A.CAD B.CAI C.CAT 7.某机字长32位,内存容量为4MW,若按字节编址,其寻址范围为. A.0~4M B。0~16M C.0~32M 8.在磁盘存储器中,与转速无关的技术指标是。 A.存储密度B.平均等待时间C.数据传输率 9.设指令中的形式地址为以相对寻址时,操作数的有效地址E=. A.(D)B.(PC)+D C.(R)+D

10.计算机中,执行部件接控制部件的命令所作的不可再分的操作称为. A.微命令B.微操作C操作 三.判断改错题(每小题2分,共10分。正确,在括号内打√;错误,则打×并更正) 1.磁盘存储器是一种随机存取存储器。() 2.零地址指令就是没有操作数的指令。() 3.时序发生器是控制器的主要部件之一。() 4.设X=10110110,采奇校验时,其校验位C=1。() 5.中断处理过程中,保存现场必须在中断服务之后进行。() 四.简答题(每小题10分,共40分) 1.CPU由哪些主要部件组成?说明各部件的作用。 2.试述高速缓冲存储器的基本设计思想和特点。 3.主机与外部设备间为什么要设置接口? 4.为什么说取指令是公操作?在取指令阶段,CPU主要完成哪些操作? 五.计算题(共10 分) 1.设X=0.0101,Y=-0.1101,用双符号补码计算X+Y=?和X-Y=?并判断其结果是否溢出。(5分) 2. 设X=8C3E(H),Y=B6DF(H),Z=54D2(H)。求X∧Y⊕Z=? (5分) 七.设计题(10分) 某机字长16 位,主存按字编址,容量为8MW,请用如下RAM芯片为该机设计一个主存。 A A0 07 1.地址线和数据线各有多少根? 2.共用多少这种芯片? 3.画出其组成框图,并正确标出各信号线。

计算机组成原理试卷答案及解析

华东交通大学2014—2015学年第二学期考试卷 试卷编号: ( A )卷 计算机组成原理 课程 课程类别:必√、限、任 闭卷( )、开卷(范围)(√):仅限上课教材考试日期:2015-6-25 考生注意事项:1、本试卷共 页,总分100分,考试时间120分钟。 2、考试结束后,考生不得将试卷、答题纸和草稿纸带出考场。 一、填空题(每空1分,共20分)。 1、外部设备包括_______、_______和_______,又叫外围设备。 2、系统软件主要包括_______、_______和________。 3、4位二进制数可表示______种代码,8位二进制数可表示_______种代码。 4、浮点数运算可由_______运算和_______来实现。 5、一条指令包括_______和_______两个部分,它们都是采用_______表示的。 6、主机对主存的主要要求是_______、_______和________、_______。 7、控制器的三个功能是决定_______,给出_______,处理_______。 二、选择题(每题2分,共30分) 1、已知:[X]补=,[Y]补=01001010,则[X-Y]补=______。 A. B. C. D.溢出 2、在用________表示的机器中,零的表示是唯一的。 A.原码 B.反码 C.补码 D.阶码 存储器的内容应与主存储器的相应单元的内容_______。

A.保持一致 B.可以不一致 C.无关 4、在总线中地址总线的功能是_______。 A.用于选择存储器单元 B.用于选择存储器单元和各个通用寄存器 C. 用于选择进行信息传输的设备 D.用于选择指定存储器单元和选择I/O设备接口电路的地址 5、现代计算机的处理对象是________。 A.二进制数 B. 文字 C. 十进制数 D.电压、电流 6、计算机中数据处理中心是________。 A.主机 B.运算器 C. 控制器 O系统 7、中断向量地址是_______。 A.子程序的入口地址 B.中断服务子程序的入口地址 C.中断服务子程序入口地址指示器 D. 外设程序入口地址 8、计算机存储器用来存放被运算的数据和程序,如果读出一个存储单元的内容后,该单元的内容________。 A.清零 B.保持不变 C.被取走 D. 不定 9、CPU中通过寄存器的位数决定________。 A.指令长度 B.数的精度 C.机器字长 D.主存储量 10、下列哪种指令不属于程序控制指令。 A. 无条件转移指令 B. 条件转移指令 C. 中断隐指令 D. 转移指令 11、计算机的中央处理器是指_________。 A. 主机 B. 运算器 C. CPU D. 控制器 12、计算机可以运行用各种高级程序语言设计编写的程序,但都必须经过变换成最终计算机能够辨别的,才能执行。 A.二进制机器语言 B.汇编语言 C.中间语言 D.操作系统语言

计算机组成原理试卷与答案

一、选择题 1.假定下列字符码中有奇偶校验位,但没有数据错误,采用偶校校 验的字符码是______。 A 11001011 B 11010110 C 11000001 D 11001001 2.8位定点字长的字,采用2的补码表示时,一个字所能表示的整 数范围是______。 A .–128 ~ +127 B. –127 ~ +127 C. –129 ~ +128 D.-128 ~ +128 3.下面浮点运算器的描述中正确的句子是:______。 a)浮点运算器可用阶码部件和尾数部件实现 b)阶码部件可实现加、减、乘、除四种运算 c)阶码部件只进行阶码相加、相减和比较操作 d)尾数部件只进行乘法和减法运算 4.某计算机字长16位,它的存贮容量是64KB,若按字编址,那 么它的寻址范围是______ A. 64K B. 32K C. 64KB D. 32 KB 5.双端口存储器在______情况下会发生读/写冲突。 a)左端口与右端口的地址码不同 b)左端口与右端口的地址码相同 c)左端口与右端口的数据码不同 d)左端口与右端口的数据码相同

6.寄存器间接寻址方式中,操作数处在______。 A. 通用寄存器 B. 主存单元 C. 程序计数器 D. 堆栈 7.微程序控制器中,机器指令与微指令的关系是______。 a)每一条机器指令由一条微指令来执行 b)每一条机器指令由一段微指令编写的微程序来解释执行 c)每一条机器指令组成的程序可由一条微指令来执行 d)一条微指令由若干条机器指令组 8.按其数据流的传递过程和控制节拍来看,阵列乘法器可认为是 ______。 a)全串行运算的乘法器 b)全并行运算的乘法器 c)串—并行运算的乘法器 d)并—串型运算的乘法器 9.由于CPU内部的操作速度较快,而CPU访问一次主存所花的 时间较长,因此机器周期通常用______来规定。 a)主存中读取一个指令字的最短时间 b)主存中读取一个数据字的最长时间 c)主存中写入一个数据字的平均时间 d)主存中读取一个数据字的平均时间 10.程序控制类指令的功能是______。 A 进行算术运算和逻辑运算 B 进行主存与CPU之间的数据传送

计算机组成原理试题5

本科生期末试卷(五) 一、选择题(每小题1分,共15分) 1某机字长64位,1位符号位,63位表示尾数,若用定点整数表示,则最大正整数位( B )。 A +(263-1) B +(264-1) C -(263-1) D -(264-1) 2请从下面浮点运算器中的描述中选出两个描述正确的句子()。 A 浮点运算器可用两个松散连接的定点运算部件一阶码和尾数部件来实现。 B 阶码部件可实现加,减,乘,除四种运算。 C 阶码部件只进行阶码相加,相减和比较操作。 D 尾数部件只进行乘法和除法运算。 3存储单元是指( B )。 A 存放1个二进制信息位的存储元 B 存放1个机器字的所有存储元集合 C 存放1个字节的所有存储元集合 D 存放2个字节的所有存储元集合 4某机字长32位,存储容量1MB,若按字编址,它的寻址范围是()。 A 0—1M B 0—512KB C 0—56K D 0—256KB 5用于对某个寄存器中操作数的寻址方式为( D )。 A 直接 B 间接 C 寄存器直接 D 寄存器间接 6程序控制类的指令功能是( D )。 A 进行算术运算和逻辑运算 B 进行主存与CPU之间的数据传送 C 进行CPU和I/O设备之间的数据传送

D 改变程序执行的顺序 7指令周期是指( C )。 A CPU从主存取出一条指令的时间 B CPU执行一条指令的时间 C CPU从主存取出一条指令加上执行一条指令的时间 D 时钟周期时间 8描述当代流行总线结构中基本概念不正确的句子是()。 A 当代流行的总线不是标准总线 B 当代总线结构中,CPU和它私有的cache一起作为一个模块与总线相连 C 系统中允许有一个这样的CPU模块 9 CRT的颜色为256色,则刷新存储器每个单元的字长是()。 A 256位 B 16位 C 8位 D 7位 10发生中断请求的条件是( C )。 A 一条指令执行结束 B 一次I/O操作结束 C 机器内部发生故障 D 一次DMA操作结束 11中断向量地址是( B )。 A 子程序入口地址 B 中断服务程序入口地址 C 中断服务程序入口地址指示器 D 例行程序入口地址 12 IEEE1394所以能实现数据传送的实时性,是因为()。 A 除异步传送外,还提供同步传送方式

计算机组成原理试卷

考试科目名称 计算机组织与系统结构 (A卷)2008——2009学年第 2 学期 教师 袁春风/窦万春考试方式:闭卷系(专业) 计算机科学与技术年级 2007班级 学号 姓名 成绩 题号一二三四五六 分数 一、填空题(本大题共10小题,每空1分,共20分) 得分 1. 在计算机系统层次结构中,指令集体系结构(或ISA,或指令系统)处于硬件和软件交界面, 硬件所有功能由它集中体现,软件通过它在硬件上执行。 2. 任何高级语言源程序或汇编语言源程序都必须翻译成机器代码才能在硬件上执行。完成这种翻译转 换任务的程序有汇编程序、解释程序(或解释器)和编译程序(或编译器)三类。 3. 响应时间和吞吐率(或带宽,或数据传输率)是衡量一个计算机系统好坏的两个基本性 能。不同应用场合,用户关心的性能不同。例如,对于银行、证券等事务处理系统来说,事务处理用户主要关心的是响应时间。 4. 一个变量在计算机内部用0或1编码表示的数被称为机器数,变量真正的值被称为真值。 5. 假定某变量x存放在寄存器R1中为1111 1111 1111 1111 1111 1011 1100 0000B,则变量x在屏 幕上用16进制显示为0x FFFFFBC0 。若x的类型为int,则x的值为 -1088; 对R1进行算术左移4位后的值在屏幕上显示为0x FFFFBC00 ;对R1算术右移4位后为0x FFFFFFBC ;对R1逻辑右移4位后为0x 0FFFFFBC 。 6. 与硬连线路控制器相比,微程序控制器的缺点是速度慢。 7. 假定某计算机采用小端方式,按字节编址。若某变量x的主存地址为00001000H,其数据类型为float, 已知x=-1.5,则主存地址00001000H和00001003H中存放的内容分别是00 H和BF H。 8. 可以用一个特殊的Cache来记录最近使用页的页表项,因为页表项主要用于地址转换,所以把这种 特殊的Cache称为转换后援缓冲器,简称TLB (或快表)。 9. 当处理器发现有未被屏蔽的中断请求发生时,通常通过执行一个“中断隐指令”进行中断响应。在 中断响应过程中,完成三个任务,它们是关中断(或清除中断允许标志)、保存断点(及机器状态)、将中断服务程序首地址送PC。 10. 现代计算机的主存大多采用字节编址方式。所以,假定一个分页虚拟存储器系统的虚拟地址位数为 48位,则虚拟(逻辑)地址空间大小应为256TB。若页面大小为512KB,则一个程序最多可以有512M (或229)个页面。

计算机组成原理试题集含答案(8)

计算机组成原理试题集含答案第五章 a单选题 1、一般机器周期的时间是根据(A )来规定的。 主存中读取一个指令字的时间 主存中读取一个数据字的时间 主存中写入一个数据字的时间 主存中读取一个数据字的时间 2、存放微程序的控制存储器称为:(B) 高速缓冲存储器 控制存储器 虚拟存储器 主存储器 3、以下叙述中正确描述的句子是: (A) 同一个CPU周期中,可以并行执行的微操作叫相容性微操作

同一个CPU周期中,可以并行执行的微操作叫相交性微操作同一个CPU周期中,可以并行执行的微操作叫相斥性微操作同一个CPU周期中,可以并行执行的微操作叫排他性微操作4、计算机操作的最小时间单位是:(A) 时钟周期 指令周期 CPU周期 微指令周期 5、下列部件中不属于控制器的是:(D) IR 操作控制器 PC PSW 6、同步控制是:(C) 只适用于CPU控制的方式

只适用于外围设备控制的方式 由统一时序信号控制的方式 所有指令执行时间都相同的方式 7、在CPU中跟踪指令后继地址的寄存器是:(B) MAR PC IR PSW 判断题 8、指令流水线中主要存在三种相关冲突:资源相关、数据相关及控制相关。对 9、并发性指两个或两个以上事件在同一时间间隔内发生。对 10、硬布线控制器的缺点:增加了到控存中读取微指令的时间,执行速度慢。错 11、微程序控制器的优点:规整性、灵活性、可维护性强。对 12、微操作是执行部件接受微命令后所进行的操作,是计算机硬件结构中最基本的操作对 13、微命令指控制部件通过控制线向执行部件发出的各种控制命令,是构成控制信号序列的最小单位。对 14、时钟周期是CPU处理操作的最大时间单位。错

相关文档