(完整版)计算机组成原理(白中英)本科生试题库整理附答案
一、选择题
1从器件角度看，计算机经历了五代变化。但从系统结构看，至今绝大多数计算机仍属于（B）计算机。
A 并行
B 冯·诺依曼
C 智能
D 串行
2某机字长32位，其中1位表示符号位。若用定点整数表示，则最小负整数为（A）。
A -(231-1)
B -(230-1)
C -(231+1)
D -(230+1)
3以下有关运算器的描述，（ C ）是正确的。
A 只做加法运算
B 只做算术运算
C 算术运算与逻辑运算
D 只做逻辑运算
4 EEPROM是指（D ）
A 读写存储器
B 只读存储器
C 闪速存储器
D 电擦除可编程只读存储器
5常用的虚拟存储系统由（B ）两级存储器组成，其中辅存是大容量的磁表面存储器。
A cache-主存
B 主存-辅存
C cache-辅存
D 通用寄存器-cache
6 RISC访内指令中，操作数的物理位置一般安排在（D ）
A 栈顶和次栈顶
B 两个主存单元
C 一个主存单元和一个通用
寄存器
D 两个通用寄存器
7当前的CPU由（B ）组成。
A 控制器
B 控制器、运算器、cache
C 运算器、主存
D 控制器、ALU、主存
8流水CPU是由一系列叫做“段”的处理部件组成。和具备m个并行部件的CPU相比，一个m段流水CPU的吞吐能力是（A ）。
A 具备同等水平
B 不具备同等水平
C 小于前者
D 大于前者
9在集中式总线仲裁中，（A ）方式响应时间最快。
A 独立请求
B 计数器定时查询
C 菊花链
D 分布式仲裁
10 CPU中跟踪指令后继地址的寄存器是（C ）。
A 地址寄存器
B 指令计数器
C 程序计数器
D 指令寄存器
11从信息流的传输速度来看，（A ）系统工作效率最低。
A 单总线
B 双总线
C 三总线
D 多总线
12单级中断系统中，CPU一旦响应中断，立即关闭（C ）标志，以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。
A 中断允许
B 中断请求
C 中断屏蔽
D DMA请求
13下面操作中应该由特权指令完成的是（B ）。
A 设置定时器的初值
B 从用户模式切换到管理员
模式
C 开定时器中断
D 关中断
14冯·诺依曼机工作的基本方式的特点是（B ）。
A 多指令流单数据流
B 按地址访问并顺序执行指令
C 堆栈操作
D 存贮器按内容选择地址
15在机器数（B ）中，零的表示形式是唯一的。
A 原码
B 补码
C 移码
D 反码
16在定点二进制运算器中，减法运算一般通过（ D ）来实现。
A 原码运算的二进制减法
器
B 补码运算的二进制减法器
C 原码运算的十进制加法器
D 补码运算的二进制加法器17某计算机字长32位，其存储容量为256MB，若按单字编址，它的寻址范围是（ D ）。
A 0—64M
B B 0—32MB
C 0—32M
D 0—64M
18主存贮器和CPU之间增加cache的目的是（A ）。
A 解决CPU和主存之间的
速度匹配问题B 扩大主存贮器容量 C 扩大CPU中通用寄存器的
数量
D 既扩大主存贮器容量，又扩
大CPU中通用寄存器的数
量
19单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用（ C ）。
A 堆栈寻址方式
B 立即寻址方式
C 隐含寻址方式
D 间接寻址方式20同步控制是（ C ）。
A 只适用于CPU控制的方
式B 只适用于外围设备控制的
方式
C 由统一时序信号控制的方
式
D 所有指令执行时间都相同
的方式
21描述PCI总线中基本概念不正确的句子是（CD ）。
A PCI总线是一个与处理
B PCI总线的基本传输机制
C PCI设备一定是主设备
D 系统中只允许有一条PCI
器无关的高速外围设备是猝发式传送总线
22 CRT的分辨率为1024×1024像素，像素的颜色数为256，则刷新存储器的容量为（ B ）
A 512K
B B 1MB
C 256KB
D 2MB
23为了便于实现多级中断，保存现场信息最有效的办法是采用（ B ）。
A 通用寄存器
B 堆栈
C 存储器
D 外存
24特权指令是由（C ）执行的机器指令。
A 中断程序
B 用户程序
C 操作系统核心程序
D I/O程序25虚拟存储技术主要解决存储器的（ B ）问题。
A 速度
B 扩大存储容量
C 成本
D 前三者兼顾26引入多道程序的目的在于（ A ）。
A 充分利用CPU，减少等
待CPU时间B 提高实时响应速度 C 有利于代码共享，减少主
辅存信息交换量
D 充分利用存储器
27下列数中最小的数是（C ）
A （101001）2
B （52）8
C （101001）BC
D D （233）16 28某DRAM芯片，其存储容量为512×8位，该芯片的地址线和数据线的数目是（ D ）。
A 8，512
B 512，8
C 18，8
D 19，8 29在下面描述的汇编语言基本概念中，不正确的表述是（ D ）。
A 对程序员的训练要求来
说，需要硬件知识B 汇编语言对机器的依赖性
高
C 用汇编语言编写程序的难
度比高级语言小
D 汇编语言编写的程序执行
速度比高级语言慢
30交叉存储器实质上是一种多模块存储器，它用（ A ）方式执行多个独立的读写操作。
A 流水
B 资源重复
C 顺序
D 资源共享31寄存器间接寻址方式中，操作数在（B ）。
A 通用寄存器
B 主存单元
C 程序计数器
D 堆栈
32机器指令与微指令之间的关系是（ A ）。
A 用若干条微指令实现一
条机器指令B 用若干条机器指令实现一
条微指令
C 用一条微指令实现一条机
器指令
D 用一条机器指令实现一条
微指令
33描述多媒体CPU基本概念中，不正确的是（CD ）。
A 多媒体CPU是带有MMX
技术的处理器B MMX是一种多媒体扩展结
构
C MMX指令集是一种多指令
流多数据流的并行处理指
令
D 多媒体CPU是以超标量结
构为基础的CISC机器
34在集中式总线仲裁中，（A ）方式对电路故障最敏感。
A 菊花链
B 独立请求
C 计数器定时查询 D
35流水线中造成控制相关的原因是执行（ A ）指令而引起。
A 条件转移
B 访内
C 算逻
D 无条件转移
36 PCI总线是一个高带宽且与处理器无关的标准总线。下面描述中不正确的是（ B ）。
A 采用同步定时协
议
B 采用分布式仲裁策略
C 具有自动配置能力
D 适合于低成本的小系统37下面陈述中，不属于外围设备三个基本组成部分的是（ D ）。
A 存储介质
B 驱动装置
C 控制电路
D 计数器
38中断处理过程中，（B ）项是由硬件完成。
A 关中断
B 开中断
C 保存CPU现场
D 恢复CPU现场
39 IEEE1394是一种高速串行I/O标准接口。以下选项中，（ D ）项不属于IEEE1394的协议集。
A 业务层
B 链路层
C 物理层
D 串行总线管理
40运算器的核心功能部件是（B ）。
A 数据总线
B ALU
C 状态条件寄存器
D 通用寄存器
41某单片机字长32位，其存储容量为4MB。若按字编址，它的寻址范围是（A ）。
A 1M
B 4MB
C 4M
D 1MB
42某SRAM芯片，其容量为1M×8位，除电源和接地端外，控制端有E和R/W#，该芯片的管脚引出线数目是（ D ）。
A 20
B 28
C 30
D 32
43双端口存储器所以能进行高速读/写操作，是因为采用（ D ）。
A 高速芯片
B 新型器件
C 流水技术
D 两套相互独立的读写电路 44单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数以外，另一个数常需采用（ C ）。 A 堆栈寻址方式 B 立即寻址方式 C 隐含寻址方式 D 间接寻址方式 45为确定下一条微指令的地址，通常采用断定方式，其基本思想是（ C ）。 A 用程序计数器PC 来产生后继微指令地址 B 用微程序计数器μPC 来产生后继微指令地址 C 通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址
D 通过指令中指定一个专门
字段来控制产生后继微指
令地址 二、填空题
1 字符信息是符号数据，属于处理（ 非数值 ）领域的问题，国际上采用的字符系统是七单位的（ASCII ）码。P23
2 按IEEE754标准，一个32位浮点数由符号位S （1位）、阶码E （8位）、尾数M （23位）三个域组成。其中阶码E 的值等于指数的真值（ e ）加上一个固定的偏移值（ 127 ）。P17
3 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（ 空间 ）并行技术，后者采用（ 时间 ）并行技术。P86
4 衡量总线性能的重要指标是（ 总线带宽 ），它定义为总线本身所能达到的最高传输速率，单位是兆字节每秒（ MB/s ）。P186
5 在计算机术语中，将ALU 控制器和（ cache ）存储器合在一起称为（ CPU ）。P139
6 数的真值变成机器码可采用原码表示法，反码表示法，（ 补码 ）表示法，（ 移码 ）表示法。P19 - P21
7 广泛使用的（ SRAM ）和（ DRAM ）都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。P66
8 反映主存速度指标的三个术语是存取时间、（存储周期）和（存储器带宽）。P66
9 形成指令地址的方法称为指令寻址，通常是（顺序）寻址，遇到转移指令时（跳跃）寻址。P123 10 CPU 从（主存中）取出一条指令并执行这条指令的时间和称为（指令周期）。
11 定点32位字长的字，采用2的补码形式表示时，一个字所能表示的整数范围是（ -2的31次方到2的31次方减1 ）。P20
12 IEEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，尾数为52位，则它能表示的最大规格化正数为（ +［1+（1-522-）］10252?）。P18 ？？？？
13浮点加、减法运算的步骤是（ 0 操作处理 ）、（ 比较阶码大小并完成对阶 ）、（ 尾数进行加或减运算 ）、（结果规格化并进行舍入处理 ）、（ 溢出处理 ）。P52
14某计算机字长32位，其存储容量为64MB ，若按字编址，它的存储系统的地址线至少需要（ 14）条。32
1024
64?KB=2048KB(寻址范围)=2048=?)(8化为字的形式214 15一个组相联映射的Cache ，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共（ 20 ）位，其中主存字块标记应为（ 8 ）位，组地址应为（ 6 ）位，Cache 地址共（ 7 ）位。182=1638464
?字 28=
4
12816384÷ 26=4128 27
=128
16 CPU 存取出一条指令并执行该指令的时间叫（ 指令周期 ），它通常包含若干个（ CPU 周期 ），而后者又包含若干个（ 时钟周期 ）。P131
17计算机系统的层次结构从下至上可分为五级，即微程序设计级（或逻辑电路级）、一般机器级、操作系统级、（汇编语言）级、（高级语言）级。P13
18十进制数在计算机内有两种表示形式：（字符串）形式和（压缩的十进制数串）形式。前者主要用在非数值计算的应用领域，后者用于直接完成十进制数的算术运算。P19
19一个定点数由符号位和数值域两部分组成。按小数点位置不同，定点数有（ 纯小数 ）和（ 纯整数 ）两种表示方法。P16
20对存储器的要求是容量大、速度快、成本低，为了解决这三方面的矛盾，计算机采用多级存储体系结构，即（ 高速缓冲存储器 ）、（ 主存储器 ）、（外存储器 ）。P66
21高级的DRAM芯片增强了基本DRAM的功能，存取周期缩短至20ns以下。举出三种高级DRAM芯片，它们是（FPM-DRAM ）、（CDRAM ）、（SDRAM）。P75
22一个较完善的指令系统，应当有（数据处理）、（数据存储）、（数据传送）、（程序控制）四大类指令。P119
23机器指令对四种类型的数据进行操作。这四种数据类型包括（地址）型数据、（数值）型数据、（字符）型数据、（逻辑）型数据。P110
24 CPU中保存当前正在执行的指令的寄存器是（指令寄存器），指示下一条指令地址的寄存器是（程序寄存器），保存算术逻辑运算结果的寄存器是（数据缓冲寄冲器）和（状态字寄存器）。P129
25 数的真值变成机器码时有四种表示方法，即（原码）表示法，（补码）表示法，（移码）表示法，（反码）表示法。P19 - P21
26主存储器的技术指标有（存储容量），（存取时间），（存储周期），（存储器带宽）。P67
27 cache和主存构成了（内存储器），全由（CPU ）来实现。P66
31接使用西文键盘输入汉字，进行处理，并显示打印汉字，要解决汉字的（输入编码）、（汉字内码）和（字模码）三种不同用途的编码。P24
三、简答题
1 假设主存容量16M×32位，Cache容量64K×32位，主存与Cache之间以每块4×32位大小传送数据，请确定直接映射方式的有关参数，并画出内存地址格式。
解：64条指令需占用操作码字段（OP）6位，源寄存器和目标寄存器各4位，寻址模式（X）2位，形式地址（D）16位，其指令格式如下：
X= 0 0 寄存器寻址操作数由源寄存器号和目标寄存器号指定
X= 0 1 直接寻址有效地址 E= (D)
X= 1 0 变址寻址有效地址 E= (R x)＋D
X= 1 1 相对寻址有效地址 E=（PC）＋D
其中R x为变址寄存器（10位），PC为程序计数器（20位），位移量D可正可负。该指令格式可以实现RR型，RS型寻址功能。
2 指令和数据都用二进制代码存放在内存中，从时空观角度回答CPU如何区分读出的代码是指令还是数据。
解：计算机可以从时间和空间两方面来区分指令和数据，在时间上，取指周期从内存中取出的是指令，而执行周期从内存取出或往内存中写入的是数据，在空间上，从内存中取出指令送控制器，而执行周期从内存从取的数据送运算器、往内存写入的数据也是来自于运算器。
4 用定量分析方法证明多模块交叉存储器带宽大于顺序存储器带宽。
证明：假设（1）存储器模块字长等于数据总线宽度
（2）模块存取一个字的存储周期等于T.
（3）总线传送周期为τ
（4）交叉存储器的交叉模块数为m.
交叉存储器为了实现流水线方式存储，即每通过τ时间延迟后启动下一模快，应满足
T = mτ, (1)
交叉存储器要求其模快数>=m,以保证启动某模快后经过mτ时间后再次启动该模快时，它的上次存取操作已经完成。
这样连续读取m个字所需要时间为
t1 = T + (m – 1)τ = mг + mτ–τ = (2m – 1) τ (2)
故交叉存储器带宽为W1 = 1/t1 = 1/(2m-1)τ (3)
而顺序方式存储器连续读取m个字所需时间为 t2 = mT = m2×τ (4)
存储器带宽为W2 = 1/t2 = 1/m2×τ (5)
比较(3)和(2)式可知，交叉存储器带宽> 顺序存储器带宽。
10 列表比较CISC处理机和RISC处理机的特点。
比较内容CISC RISC
指令系统复杂、庞大简单、精简
指令数目一般大于200 一般小于100
指令格式一般大于4 一般小于4
寻址方式一般大于4 一般小于4
指令字长不固定等长
可访存指令不加限定只有LOAD/STORE指令
各种指令使用频率相差很大相差不大
各种指令执行时间相差很大绝大多数在一个周期内完成
优化编译实现很难较容易
程序源代码长度较短较长
控制器实现方式绝大多数为微程序控制绝大部分为硬布线控制
软件系统开发时间较短较长
11 设存储器容量为128M字，字长64位，模块数m=8，分别用顺序方式和交叉方式进行组织。存储周期T=200ns，数据总线宽度为64位，总线传送周期
τ=50ns。问顺序存储器和交叉存储器的带宽各是多少？
15 PCI总线中三种桥的名称是什么？简述其功能。
解：PCI总线有三种桥，即HOST / PCI桥（简称HOST桥），PCI / PCI桥，PCI / LAGACY桥。在PCI总线体系结构中，桥起着重要作用：
（1）它连接两条总线，使总线间相互通信。
（2）桥是一个总线转换部件，可以把一条总线的地址空间映射到另一条总线的地址空间上，从而使系统中任意一个总线主设备都能看到同样的一份地址表。
（3）利用桥可以实现总线间的猝发式传送。
17 画图说明现代计算机系统的层次结构。P13-14
5级高级语言级编译程序
4级汇编语言级汇编程序
3级操作系统级操作系统
2级一般机器级微程序
1级微程序设计级直接由硬件执行
18 CPU中有哪几类主要寄存器？用一句话回答其功能。
解：A，数据缓冲寄存器（DR）；B，指令寄存器（IR）；C，程序计算器PC；D，数据地址寄存器(AR)；通用寄存器（R0~R3）；F，状态字寄存器（PSW）
24 简要总结一下，采用哪几种技术手段可以加快存储系统的访问速度？
①内存采用更高速的技术手段，②采用双端口存储器，③采用多模交叉存储器
25 求证：[-y]补=-[y]补 (mod 2n+1)
证明：因为[x-y]补=[x]补-[y]补=[x]补+[-y]补
又因为[x+y]补= [x]补+[y]补（mod 2 n+1）所以[y]补=[x+y]补-[x]补
又[x-y]补=[x+(-y)]补=[x]补+[-y]补所以[-y]补=[x-y]补-[x]补
[y]补+[-y]补= [x+y]补+[x-y]补-[x]补-[x]补=0 故[-y]补=-[y]补 (mod 2n+1)
29 设由S，E，M三个域组成的一个32位二进制字所表示的非零规格化数x，真值表示为 x＝(-1)s×(1.M)×2E-127
问：它所能表示的规格化最大正数、最小正数、最大负数、最小负数是多少？
解：（１）最大正数（２）最小正数
011 111 111
111 111 111 111 111 111 111 11
X = [1+(1-2-23)]×2127 （３）最小负数
１111 111 11
111 111 111 111 111 111 111 11
X== -[1+(1-2-23)]×2127
30 画出单级中断处理过程流程图（含指令周期）。
35 写出下表寻址方式中操作数有效地址E的算法。
000 000
000
000 000 000 000 000 000 000
00
X=1.0×2-128
１00 000
000
000 000 000 000 000 000
000 00
X=-1.0×2
40 为什么在计算机系统中引入DMA方式来交换数据？若使用总线周期挪用方式，DMA控制器占用总线进行数据交换期间，CPU处于何种状态？P253 、254
为了减轻cpu对I/O操作的控制，使得cpu的效率有了提高。
可能遇到两种情况：一种是此时CPU不需要访内，如CPU正在执行乘法命令；另一种情况是，I/O设备访内优先，因为
I/O访内有时间要求，前一个I/O数据必须在下一个访内请求到来之前存取完毕。
41 何谓指令周期？CPU周期？时钟周期？它们之间是什么关系？
指令周期是执行一条指令所需要的时间，一般由若干个机器周期组成，是从取指令、分析指令到执行完所需的全部时间。
CPU周期又称机器周期，CPU访问一次内存所花的时间较长，因此用从内存读取一条指令字的最短时间来定义。一个指令周期常由若干CPU周期构成
时钟周期是由CPU时钟定义的定长时间间隔，是CPU工作的最小时间单位，也称节拍脉冲或T周期
47 比较cache与虚存的相同点和不同点。
相同点：（1）出发点相同；都是为了提高存储系统的性能价格比而构造的分层存储体系。（2）原理相同；都是利用了程序运行时的局部性原理把最近常用的信息块从相对慢速而大容量的存储器调入相对高速而小容量的存储器.
不同点：（1）侧重点不同；cache主要解决主存和CPU的速度差异问题；虚存主要是解决存储容量问题。（2）数据通路不同；CPU与cache、主存间有直接通路；而虚存需依赖辅存，它与CPU间无直接通路。（3）透明性不同；cache对系统程序员和应用程序员都透明；而虚存只对应用程序员透明。（4）未命名时的损失不同；主存未命中时系统的性能损失要远大于cache未命中时的损失。
48 设[N]补=a n a n-1…a1a0，其中a n是符号位。
证明：
当N≥0，a n=0, 真值N=[N]补= a n-1…a1a0=
②当N＜0，a n =1，[N]补=1 a n-1…a1a0依补码的定义, 真值 N= [N]补－2^(n+1)= a n a n-1…a1a0—2^(n+1)=
综合以上结果有
3 设x=-18，y=+26，数据用补码表示，用带求补器的阵列乘法器求出乘积x×y，并用十进制数乘法进行验证。
解：符号位单独考虑：X为正符号用二进制表示为 0 ，Y为负值符号用 1 表示。
【X】补 = 101110 【Y】补 = 011010
两者做乘法 1 0 0 1 0
x 1 1 0 1 0
-----------
0 0 0 0 0
1 0 0 1 0
0 0 0 0 0
1 0 0 1 0
1 0 0 1 0
----------------
1 1 1 0 1 0 1 0 0
结果化为10进制就是468
符号位进行异或操作 0异或1得 1
所以二进制结果为 1 1 1 1 0 1 0 1 0 0
化为十进制就是 -468
十进制检验： -18 x26= -468
5 图1所示的系统中，A、B、C、D四个设备构成单级中断结构，它要求CPU在执行完当前指令时转向对中断请求进行服务。现假设：
① T DC为查询链中每个设备的延迟时
间；
② T A、T B、T C、T D分别为设备A、B、C、D
的服务程序所需的执行时间；
③ T S、T R分别为保存现场和恢复现场所需
的时间；
④主存工作周期为T M；
⑤中断批准机构在确认一个新中断之
前，先要让即将被中断的程序的一条指令执行完
毕。
试问：在确保请求服务的四个设备都不会丢
失信息的条件下，中断饱和的最小时间是多少？
中断极限频率是多少？
解：假设主存工作周期为T M，执行一条指令的时间也设为T M 。则
中断处理过程和各时间段如图B17.3所示。当三个设备同时发出中断
请求时，依次处理设备A、B、C的时间如下：
t A = 2T M +3T DC + T S + T A + T R（下标分别为A,M,DC,S,A,R）
t B = 2T M +2T DC + T S + T B+ T R (下标分别为B,M,DC,S,B,R）
t C = 2T M + T DC + T S + T C + T R （下标分别为C,M,DC,S,C,R）
达到中断饱和的时间为： T = t A + t B + t C
中断极限频率为：f = 1 / T
6 某计算机有图2所示的功能部件，其中M为主存，指令和数据均存放在其中，MDR为主存数据寄存器，MAR为主存地址寄存器，R0～R3为通用寄存器，IR为指令寄存器，PC为程序计数器（具有自动加1功能），C、D为暂存寄存器，ALU 为算术逻辑单元，移位器可左移、右移、直通传送。
(1)将所有功能部件连接起来，组成完整的数据通路，并用单向或双向箭头表示信息传送方向。
(2)画出“ADD R1，（R2）”指令周期流程图。该指令的含义是将R1中的数与（R2）指示的主存单元中的数相加，相加的结果直通传送至R1中。
(3)若另外增加一个指令存贮器，修改数据通路，画出⑵的指令周期流程图。
解：（1）各功能部件联结成如图所示数据通路：
（2）此指令为RS型指令，一个操作数在R1中，另一个操作数在R2为地址的内存单元中，相加结果放在R1中。
送当前指令地址到MAR
取当前指令到IR，
PC+1，为取下条指令
做好准备
①取R1操作数→
②R2中的内容是内存
③从内存取出数→D暂
④暂存器C和D中的数相加后
7 参见图1，这是一个二维中断系统，请问：
①在中断情况下，CPU和设备的优先级如何考
虑？请按降序排列各设备的中断优先级。
②若CPU现执行设备C的中断服务程序，IM2，
IM1，IM0的状态是什么？如果CPU执行设备H的中断服
务程序，IM2，IM1，IM0的状态又是什么？
③每一级的IM能否对某个优先级的个别设备单
独进行屏蔽？如果不能，采取什么方法可达到目的？
④若设备C一提出中断请求，CPU立即进行响
应，如何调整才能满足此要求？
解： (1)在中断情况下，CPU的优先级最低。
各设备优先级次序
是:A-B-C-D-E-F-G-H-I-CPU
(2)执行设备B的中断服务程序时IM0IM1IM2=111；
执行设备D的中断服务程序时IM0IM1IM2=011。
(3)每一级的IM标志不能对某优先级的个别设备进行单独屏蔽。可将接口中的BI（中断允许）标志清“0”，它禁止设备发出中断请求。
(4)要使C的中断请求及时得到响应，可将C从第二级取出，单独放在第三级上，使第三级的优先级最高，即令IM3=0即可。
8 已知x=-001111，y=+011001,求：
① [x]补，[-x]补，[y]补，[-y]补；
② x+y,x-y,判断加减运算是否溢出。
解：[x]原=100111 [x]补=1110001 [-x]补=0001111
[y]原=0011001 [y]补=0011001 [-y]补=1100111
X+y=0001010 x-y=1011000
13 机器字长32位，常规设计的物理存储空间≤32M，若将
物理存储空间扩展到256M，请提出一种设计方案。
解：用多体交叉存取方案，即将主存分成8个相互独立、容量
相同的模块M0，M1，M2…，M7，每个模块32M×32位。它们各自具
备一套地址寄存器、数据缓冲器，各自以等同的方式与CPU传递信
息，其组成如图
8
12 有两个浮点数N1=2j1×S1,N2=2j2×S2，其中阶码用4位移
码、尾数用8位原码表示（含1位符号位）。设j1=(11)2,S1=(+0.0110011)2,j2=(-10)2,S2=(+0.1101101)2，求N1+N2，写出运算步骤及结果。
解：(1)浮点乘法规则：
N1×N2 =（ 2j1×S1）×（2j2× S2） = 2（j1+j2）×（S1×S2）
(2)码求和：
j1 + j2 = 0
(3)尾数相乘：
被乘数S1 =0.1001，令乘数S2 = 0.1011，尾数绝对值相乘得积的绝对值，积的符号位 = 0⊕0 = 0。按无符号阵乘法器运算得：N1×N2 = 20×0.01100011
（4）尾数规格化、舍入（尾数四位）
N1×N2 = （+ 0.01100011）2 = （+0.1100）2×2（-01）2
9 图2所示为双总线结构机器的数据通路，
IR为指令寄存器，PC为程序计数器（具有自增功
能），M为主存（受R/W#信号控制），AR为地址寄
存器，DR为数据缓冲寄存器，ALU由加、减控制信
号决定完成何种操作，控制信号G控制的是一个门
电路。另外，线上标注有小圈表示有控制信号，例
中y i表示y寄存器的输入控制信号，R1o为寄存器R1
的输出控制信号，未标字符的线为直通线，不受控
制。
①“ADD R2,R0”指令完成(R0)+(R2)→
R0的功能操作，画出其指令周期流程图，假设该指
令的地址已放入PC中。并在流程图每一个CPU周期
右边列出相应的微操作控制信号序列。
②若将（取指周期）缩短为一个CPU周期，请先画出修改数据通路，然后画出指令周期流程图。
解：（1）“ADD R2，R0”指令是一条加法指令，参与运算的两个数放在寄存器R2和R0中，指令周期流程图包括取指令阶段和执行指令阶段两部分（为简单起见，省去了“→”号左边各寄存器代码上应加的括号）。根据给定的数据通路图，“ADD R2，R0”指令的详细指令周期流程图下如图a所示，图的右边部分标注了每一个机器周期中用到的微操作控制信号序列。（2）SUB减法指令周期流程图见下图b所示。
14
某机的指令格式如下所示
X为寻址特征位：X=00：直接寻址；X=01：用变址寄存器R X1寻址；X=10：用变址寄存器R X2寻址；X=11：相对寻址
设(PC)=1234H,(RX1)=0037H,(RX2)=1122H（H代表十六进制数），请确定下列指令中的有效地址：
①4420H ②2244H ③1322H ④3521H
解: 1）X=00 , D=20H ,有效地址E=20H 2) X=10 , D=44H ,有效地址E=1122H+44H=1166H
3) X=11 , D=22H ,有效地址E=1234H+22H=1256H 4) X=01 , D=21H ,有效地址E=0037H+21H=0058H
5）X=11 , D=23H ,有效地址 E=1234H+23H=1257H
15 图1为某机运算器框图，BUS1～BUS3为3条总线，
期于信号如a、h、LDR0～LDR3、S0～S3等均为电位或脉冲
控制信号。
①分析图中哪些是相容微操作信号？哪些是相斥
微操作信号？
②采用微程序控制方式，请设计微指令格式，并
列出各控制字段的编码表。
解：1）相容微操作信号LRSN 相斥微操作信号
a,b,c,d
2）当24个控制信号全部用微指令产生时，可采用字
段译码法进行编码控制，采用的微指令格式如下（其中目地操作数字段与打入信号段可结合并公用，后者加上节拍脉冲控制即可）。
3位 3位 5位 4位 3位 2位
X
目的操作数源操作数运算操作移动操作直接控制判别下址字段
编码表如下：
目的操作数字段源操作数
字段
运算操作
字段
移位门
字段
直接控制
字段
001 a, LDR0
010 b, LDR1
011 c, LDR2
100 d, LDR3001 e
010 f
011 g
100 h
MS0S1S2S3L, R,
S, N
i, j,
+1
19 CPU执行一段程序时，cache完成存取的次数为2420次，主存完成的次数为80次，已知cache存储周期为40ns，主存存储周期为200ns，求cache/主存系统的效率和平均访问时间。P94例6
××××××××××××××××××××
20 某机器单字长指令为32位，共有40条指令，通用寄存器有128个，主存最大寻址空间为64M。寻址方式有立即寻址、直接寻址、寄存器寻址、寄存器间接寻址、基值寻址、相对寻址六种。请设计指令格式，并做必要说明。
21 一条机器指令的指令周期包括取指（IF）、译码（ID）、执行（EX）、写回（WB）四个过程段，每个过程段1个时钟周期T完成。
先段定机器指令采用以下三种方式执行：①非流水线（顺序）方式，②标量流水线方式，③超标量流水线方式。
请画出三种方式的时空图，证明流水计算机比非流水计算机具有更高的吞吐率。P163
2
2
CPU
的数
据通
路如
图1所示。运算器中R0～R3为通用寄存器，DR
为数据缓冲寄存器，PSW为状态字寄存器。
D-cache为数据存储器，I-cache为指令存储
器，PC为程序计数器（具有加1功能），IR
为指令寄存器。单线箭头信号均为微操作控制
信号（电位或脉冲），如LR0表示读出R0寄存器，SR0表示写入R0寄存器。
机器指令“STO R1,(R2)”实现的功能是：将寄存器R1中的数据写入到以（R2）为地址的数存单元中。
请画出该存数指令周期流程图，并在CPU周期框外写出所需的微操作控制信号。（一个CPU周期含T1～T4四个时钟信号，寄存器打入信号必须注明时钟序号）
27 某计算机的存储系统由cache、主存和磁盘构成。cache的访问时间为15ns；如果被访问的单元在主存中但不在cache中，需要用60ns的时间将其装入cache，然后再进行访问；如果被访问的单元不在主存中，则需要10ms的时间将其从磁盘中读入主存，然后再装入cache中并开始访问。若cache的命中率为90%，主存的命中率为60%，求该系统中访问一个字的平均时间。
解：t a=90%t c+10%*60%(t m+t c)+10%*40%（t k+t m+t c）(m表示未命中时的主存访问时间；c表示命中时的cache访问时间；k 表示访问外存时间)
28 图1所示为双总线结构机器的数据通路，IR 为指令寄存器，PC 为程序计数器（具有自增功能），DM 为数据存储器（受/R W 信号控制），AR 为地址寄存器，DR 为数据缓冲寄存器，ALU 由加、减控制信号决定完成何种操作，控制信号G 控制的是一个门电路。另外，线上标注有小圈表示有控制信号，例中y i 表示y 寄存器的输入控制信号，R 1o 为寄存器R 1的输出控制信号，未标字符的线为直通线，不受控制。旁路器可视为三态门传送通路。
① “SUB R 3，R 0”指令完成030()()R R R -→的功能操作，画出其
指令周期流程图，并列出相应的微操作控制信号序列，假设该指令的地址已放入PC 中。
② 若将“取指周期”缩短为一个CPU 周期，请在图上先画出改进的数据通路，然后在画出指令周期流程图。此时SUB 指令的指令周期是几个CPU 周期?与第①种情况相比，减法指令速度提高几倍？ 解：ADD 指令是加法指令，参与运算的二数放在R0和R2中，相加结果放在R0中。指令周期流程图图A3.3包括取指令阶段和执行指令阶段两部分。每一方框表示一个CPU 周期。其中框内表示数据传送路径，框外列出微操作控制信号。，流程图见左
31 某加法器进位链小组信号为C4C3C2C1，低位来的进位信号为C0，请分别按下述两种方式写出C4C3C2C1的逻辑表达式： ① 串行进位方式 ② 并行进位方式
解 ： （1）串行进位方式：C 1 = G 1 + P 1 C 0 其
中： G 1 = A 1 B 1 ，P 1 = A 1⊕B 1 C 2 = G 2 + P 2 C 1 G 2 = A 2 B 2 ，P 2 = A 2⊕B 2
C 3 = G 3 + P 3 C 2 G 3 = A 3 B 3 , P 3 = A 3⊕B 3 C 4 = G 4 + P 4 C 3 G 4 = A 4 B 4 , P 4 = A 4⊕B 4 (2) 并行进位方式：C1 = G1 + P1 C0
C2 = G2 + P2 G1 + P2 P1 C0
C3 = G3 + P3 G2 + P3 P2 G1 + P3 P2 P1 C0
C4 = G4 + P4 G3 + P4 P3 G2 + P4P3 P2 G1 + P4 P3 P2 P1 C0
其中 G 1—G 4 ，P 1—P 4 表达式与串行进位方式相同。 36 设两个浮点数N 1=2j1
×S 1,N 2=2j2
×S 2，其中阶码3位（移码），尾数4位，数符1位。设： j 1=(-10)2,S 1=(+0.1001)2 j 2=(+10)2,S 2=(+0.1011)2
求：N 1×N 2，写出运算步骤及结果，积的尾数占4位，按原码阵列乘法器计算步骤求尾数之积。
解：因为X+Y=2Ex
×（Sx+Sy ） （Ex=Ey ），所以求X+Y 要经过对阶、尾数求和及规格化等步骤。
（1） 对阶：
△J=Ex －E Y =（-10）2－（+10）2=（-100）2 所以Ex 则Sx 右移4位，Ex+(100)2=(10)2=E Y 。SX 右移四位后S X =0.00001001，经过舍入后S X =0001，经过对阶、舍入后，X=2（10）2 ×（0.0001）2 （2） 尾数求和： S X +S Y 0． 0001（S X ） + 0. 1011（S Y ） PC →AR M →DR R 2 →Y DR →IR R 0 →X R 0+ R 2→R 0 指 执 行 PC o ,G R/W=1 R 2o ,G DR o ,G R 0o ,G +，G 0. 1100 (S X+S Y) 结果为规格化数。所以： X+Y=2（10）2×（S X+S Y）=2（10）2（0.1100）2=（11.00）2 49 刷新存储器（简称刷存）的重要性能指标是它的带宽。实际工作中，显示适配器的几个功能部分要争取刷存的带宽。假设总带宽50％用于刷新屏幕，保留50％带宽用于其他非刷新功能。 (1)若显示工作方式采用分辨率为1024×768，颜色深度为3Byte，刷新频率为72Hz，计算刷存总带宽应为多少？ (2)为达到这样高的刷存带宽，应采取何种技术措施？ 解：(1)因为刷新所需带宽＝分辨率×每个像素点颜色深度×刷新速率 所以1024×768×3B×72/S = 165888 KB/S = 162 MB/S 刷新总带宽应为162MB/S×100/50 = 324MB/S (2)为达到这样高的刷存带宽，可采取如下技术措施： 使用高速DRAM芯片组成刷存 刷存采用多体交叉结构 刷存至显示控制器的内部总线宽度由３２位提高到６４位，甚至１２８位 刷存采用双端口存储器，将刷新端口与更新端口分开。 50 一盘组共11片，记录面为20面，每面上外道直径为14英寸，内道直径为10英寸，分203道。数据传输绿为983040B/S，磁盘转速为3600转/分。假定每个记录块记录1024B，且系统可挂多达16台这样的磁盘，请给出适当的磁盘地址格式，并计算盘组总的存储容量。 解：设数据传输率为C,每一磁道的容量为N,磁盘转速为r,则根据公式C=N·r,可求得： N=C/r=983040÷(3600/60)=16384(字节) 扇区数=16384÷1024=16 故表示磁盘地址格式的所有参数为：台数16，记录面20，磁道数203道，扇区数16，由此可得磁盘地址格式为： 20 17 16 9 8 4 3 0 台号柱面号盘面号扇区号 磁盘总存储容量为： 16×20×203×16384=1064304640（字节） 45 图1所示为传送（MOV，OP码IR0IR100）、加法（ADD， OP码IR0IR101）、取反（COM，OP码IR0IR110）、十进制加 法（ADT，OP码IR0IR111）四条指令的微程序流程图，每一 框表示一个CPU周期。其中r s,r d为8个通用寄存器R0～R7， 每个CPU周期含4个时钟脉冲T1～T4。 ①设微指令的微命令字段为12位，判别字段和下址 字段是多少位？ ②控制存储器E2PROM存储容量至少是多少？ ③给每条微指令分配一个确定的微地址（二进制编 码表示）。 ④写出微地址转移逻辑表达式和转移逻辑图。 ⑤画出微程序控制器结构图。 解：（3）因EPROM容量为16单元，微地址寄存器4位 即可，设为μA3~μA0 七条微指令地址分配如下表所示，一条微指令只占一个微地址，（可直接填写在流程图右上角和右下角） 微指令序号当前微地址下一微地址 1 0000 1000 2 1000 0000 3 1001 0000 4 1010 0000 5 1011 1111 6 1111 0000 7 0100 0000 （2）从流程图看出，P1处微程序出现四个分支，对应4个微地址，用OP码作为测试条件。P2处微程序出现2个分支，对应2个微地址 微地址转移逻辑表达式如下： μA2=P2×C j×T4 μA1=P1×IR1×T4 μA0=P1×IR0×T4 其中IR1，IR0是指令类寄存器中存放操作码的触发器，T4表示某个节拍脉冲时修改微地址寄存器。 （3）画出逻辑图如图A9.5 T1 P2 P1 P1 Cj IR1 IR0 计算机组成原理往年样题 一、选择题（共15分，每空1分） 1. 计算机中有关ALU的描述，_ _是正确的。 A．只做算术运算，不做逻辑运算 B．只做加法 C．能存放运算结果 D．以上答案都不对 2. 某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线的数目分别为_ ____。 A．64，16 B. 16，64 C. 64，8 D. 16，16 3. 将变址寄存器的内容与指令地址码给出的位移量之和作为操作数地址或转移地址的 寻址方式称为__ ____寻址。 A．寄存器间接 B．变址 C．基址 D．相对 4. 主存贮器和CPU之间增加cache的目的是__ ___。 A. 解决CPU和主存之间的速度匹配问题 B. 扩大主存贮器容量 C. 扩大CPU中通用寄存器的数量 D. 既扩大主存贮器容量，又扩大CPU中通用寄存器的数量 5. 存储字长是指____。 A. 存放在一个存储单元中的二进制代码组合 B. 存放在一个存储单元中的二进制代码位数 C. 存储单元的个数 D. 机器指令的位数 6. 寄存器间接寻址方式中，操作数处在____。 A. 通用寄存器 B. 主存单元 C. 程序计数器 D. 堆栈 7. 微程序控制器中，机器指令与微指令的关系是____。 A. 每一条机器指令由一条微指令来执行 B. 每一条机器指令由一段微指令编写的微程序来解释执行 C. 每一条机器指令组成的程序可由一条微指令来执行 D. 一条微指令由若干条机器指令组成 8. 假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校校验的字符码是_ ____。 A．11001011 B.11010110 C.11000001 D.11001001 9. 若用GB作计算机主存容量的计量单位，1GB等于_ ____字节。 A．210 B．220 C．230 D．240 10. DRAM与SRAM相比，_ ____特点是不正确的。 A．集成度高 B．成本低 C．速度快 D．需要刷新 11. 微指令编译法中，控制字段每位代表一个微命令时，采用的是。 A．直接控制法 B. 字段直接编译法 C. 字段间接编译法 D. 常数源字段 12. 有关cache存储器的叙述是错误的。 A. 它介于CPU与主存之间 B. 它保存的字块是主存相应字块的一个副本 C.它的每一块要有一个标记指明其映像的主存块号 D.它的全部管理通过硬、软件系统实现 13. 有关流水线的叙述中，不正确的是。 A．流水线计算机中，一条指令执行过程分成时间上大致相等的几个阶段 B．同一条指令的不同阶段由计算机不同的部件同时执行着 C. 流水线的级数就等于指令所分的阶段数 D. 不同指令的不同阶段由计算机不同的部件重叠执行着 14. 与水平微指令相比，下面属于垂直微指令特点的是。 A．并行操作能力强 B. 只完成一、两个微操作 C. 用户难以掌握 D. 微指令字长较长，微程序短 15. 按连接部件不同划分，__ ____是指CPU、主存、I/O设备各大部件之间的信息传输 线。 A. 片内总线 B. 系统总线 C. 通信总线 D. 测控总线 二、选择题（共20分，每小题1分） 1. 将下列不同进制数等式填写完整。 (1011.1)2=( )10，(21.8)16 =( )10 ，(11.25)10=( )16, (23/32)10=( )2，(23.75)10 =( )2 2. 设计算机字长8位，请正确填写下列等式。 X=-15/128，[X]补= （定点小数），[X]反=00110110 [X]移= 计算机原理考试题库 一、选择题 1、电子计算机的算术/逻辑单元、控制单元及主存储器合称为C。 A、CPU B、ALU C、主机 D、UP 2、用以指定待执行指令所在地址的是C。 A、指令寄存器 B、数据计数器 C、程序计数器 D、累加器 3、完整的计算机系统应包括D。 A、运算器、存储器、控制器 B、外部设备和主机 C、主机和实用程序 D、配套的硬件设备和软件系统 4、计算机存储数据的基本单位为A。 A、比特Bit B、字节Byte C、字组Word D、以上都不对 5、计算机中有关ALU的描述，D是正确的。 A、只做算术运算，不做逻辑运算 B、只做加法 C、能存放运算结果 D、以上答案都不对 6、计算机系统中的存储系统是指D。 A、RAM存储器 B、ROM存储器 C、主存 D、主存和辅存 7、下列语句中是C正确的。 A、1KB＝1024 1024B B、1KB＝1024MB C、1MB＝1024 1024B D、1MB＝1024B 8、用以指定待执行指令所在地址的是C。 A、指令寄存器 B、数据计数器 C、程序计数器 D、累加器 9、计算机系统中的存储系统是指D。 A、RAM存储器 B、ROM存储器 C、主存 D、主存和辅存 10、电子计算机的算术/逻辑单元、控制单元及主存储器合称为C。 A、CPU B、ALU C、主机 D、UP 11、计算机中有关ALU的描述，D是正确的。 A、只做算术运算，不做逻辑运算 B、只做加法 C、能存放运算结果 D、以上答案都不对 12、下列D属于应用软件。 A、操作系统 B、编译程序 C、连接程序 D、文本处理 13、下列语句中是C正确的。 A、1KB＝1024 1024B B、1KB＝1024MB C、1MB＝1024 1024B D、1MB＝1024B 14、计算机系统中的存储系统是指D。 A、RAM存储器 B、ROM存储器 C、主存 D、主存和辅存 15、下列D属于应用软件。 A、操作系统 B、编译程序 C、连接程序 D、文本处理 16、存放欲执行指令的寄存器是D。 A、MAE B、PC C、MDR D、IR 17、用以指定待执行指令所在地址的是C。 2. （2000）10化成十六进制数是______。 A．（7CD）16 B.（7D0）16 C.（7E0）16 D.（7F0）16 3. 下列数中最大的数是______。 A．（10011001）2 B.（227）8 C.（98）16 D.（152）10 4. ______表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里，普遍采用的字符编码是______。 A. BCD码 B. 16进制 C. 格雷码 D. ASCⅡ码 6. 下列有关运算器的描述中，______是正确的。 A.只做算术运算，不做逻辑运算 B. 只做加法 C.能暂时存放运算结果 D. 既做算术运算，又做逻辑运算 7. EPROM是指______。 A. 读写存储器 B. 只读存储器 C. 可编程的只读存储器 D. 光擦除可编程的只读存储器 8. Intel80486是32位微处理器，Pentium是______位微处理器。 Ａ．１６Ｂ．３２Ｃ．４８Ｄ．６４ ９. 设［X］补=1.x1x2x3x4,当满足______时，X > -1/2成立。 Ａ．x1必须为1，x2x3x4至少有一个为1 Ｂ．x1必须为1，x2x3x4任意 Ｃ．x1必须为0，x2x3x4至少有一个为1 Ｄ．x1必须为0，x2x3x4任意 10. CPU主要包括______。 A.控制器 B.控制器、运算器、cache C.运算器和主存 D.控制器、ALU和主存 11. 信息只用一条传输线，且采用脉冲传输的方式称为______。 A.串行传输 B.并行传输 C.并串行传输 D.分时传输 12. 以下四种类型指令中，执行时间最长的是______。 A. RR型 B. RS型 C. SS型 D.程序控制指令 13. 下列______属于应用软件。 A. 操作系统 B. 编译系统 C. 连接程序 D.文本处理 14. 在主存和CPU之间增加cache存储器的目的是______。 A. 增加内存容量 B. 提高内存可靠性 C. 解决CPU和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速度 15. 某单片机的系统程序，不允许用户在执行时改变，则可以选用______作为存储芯片。 A. SRAM B. 闪速存储器 C. cache D.辅助存储器 16. 设变址寄存器为X，形式地址为D，（X）表示寄存器X的内容，这种寻址方式的有效地址为______。 A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中，直接指出操作数本身的寻址方式，称为______。 1 计算机组成原理 1．(45.75)10=(___________)16 2．若[X]补=1.0110，则[1/2X]补=___________。 3．若X补=1.1001，按舍入恒置1法舍去末位得__________。 4．运算器的核心部件是__________。 5．动态MOS存储器的刷新周期安排方式有____________、 _____________、_____________。 6．若地址码8位，按字节编址则访存空间可达___________，若地址码10位，则访存空间可达_____________，若地址码20位，则访存空间可达_____________。 7．CPU中用于控制的寄存器有_______________________、 __________________ 和_____________________三种；8．控制器的组成方式可分为______________________和微程序控制器两类。 9．按数据传送方式，外围接口可分为_________________和 __________________。 10．指令中的操作数一般可分为_______操作数和_______操作数。11．申请掌握使用总线的设备，被称为__________。 12．某CRT显示器，分辨率800列╳600行，如果工作在256色模式下，则至少需要_________字节的显示存储器。 选择题: 1、浮点加减中的对阶是（） A.将较小的一个阶码调整到与较大的一个阶码相同 B.将较大的一个阶码调整到与较小的一个阶码相同 C.将被加数的阶码调整到与加数的阶码相同 D.将加数的阶码调整到与被加数的阶码相同 2、下列哪一个属于检错纠码（） A. BCD码 B. ASCII码 C. 奇偶校验码 D. 8421码 3、指令格式可表示为（）和地址码的形态 A.指令码 B. 操作码 C.微指令 D. 寄存器码 4、在不同速度的设备之间传送数据( ) 二、填空题 1 字符信息是符号数据，属于处理（非数值）领域的问题，国际上采用的字符系统是七单位的（ASCII）码。P23 2 按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。其中阶码E的值等于指数的真值（e）加上一个固定的偏移值（127）。P17 3 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（空间）并行技术，后者采用（时间）并行技术。P86 4 衡量总线性能的重要指标是（总线带宽），它定义为总线本身所能达到的最高传输速率，单位是（MB/s）。P185 5 在计算机术语中，将ALU控制器和（）存储器合在一起称为（）。 6 数的真值变成机器码可采用原码表示法，反码表示法，（补码）表示法，（移码）表示法。P19-P21 7 广泛使用的（SRAM）和（DRAM）都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。P67 8 反映主存速度指标的三个术语是存取时间、（存储周期）和（存储器带宽）。P67 9 形成指令地址的方法称为指令寻址，通常是（顺序）寻址，遇到转移指令时（跳跃）寻址。P112 10 CPU从（主存中）取出一条指令并执行这条指令的时间和称为（指令周期）。 11 定点32位字长的字，采用2的补码形式表示时，一个字所能表示 的整数范围是（-2的31次方到2的31次方减1 ）。P20 12 IEEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，尾数为52位，则它能表示的最大规格化正数为（+［1+（1-2 ）］×2 ）。 13 浮点加、减法运算的步骤是（0操作处理）、（比较阶码大小并完成对阶）、（尾数进行加或减运算）、（结果规格化并进行舍入处理）、（溢出处理）。P54 14 某计算机字长32位，其存储容量为64MB，若按字编址，它的存储系统的地址线至少需要（14）条。64×1024KB=2048KB(寻址范32围)=2048×8(化为字的形式)=214 15一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共（20）位，其中主存字块标记应为（9）位，组地址应为（5）位，Cache地址共（13）位。 16 CPU存取出一条指令并执行该指令的时间叫（指令周期），它通常包含若干个（CPU周期），而后者又包含若干个（时钟周期）。P131 17 计算机系统的层次结构从下至上可分为五级，即微程序设计级（或逻辑电路级）、一般机器级、操作系统级、（汇编语言）级、（高级语言）级。P13 18十进制数在计算机内有两种表示形式：（字符串）形式和（压缩的十进制数串）形式。前者主要用在非数值计算的应用领域，后者用于直接完成十进制数的算术运算。P19 19一个定点数由符号位和数值域两部分组成。按小数点位置不同， 题号一二三四合计 分数 阅卷人 一、单选题（每题2分，共30分） 1 冯.诺依曼计算机结构的核心思想是：_____ 。 A 二进制运算 B 有存储信息的功能C运算速度快 D 存储程序控制 2 计算机硬件能够直接执行的只有_____ 。 A 机器语言 B 汇编语言 C 机器语言和汇编语言 D 各种高级语言 3 零的原码可以用哪个代码来表示：_____ 。 A 11111111 B 10000000 C 01111111 D 1100000 4 某数在计算机中用8421码表示为0111 1000 1001 ，其真值为_____。 A 789 B 789H C 1929 D 11110001001B 5目前在小型和微型计算机里最普遍采用的字符编码是_____。 A BCD码 B 十六进制代码 C AS CⅠⅠ码 D海明码 6 当-1＜x＜0时，【x】原=：______。 A 1-x B x C 2+x D (2-2-n) -︱x ︳ 7 执行一条一地址的加法指令需要访问主存______次。 A 1 B 2 C 3 D 4 8 在寄存器间接寻址中，操作数应在______中。 A 寄存器 B 堆栈栈顶 C 累加器 D 主存单元 9 在串行进位的并行加法器中，影响加法器运算速度的关键因素是：______。 A 门电路的级延迟 B 元器件速度C进位传递延迟 D 各位加法器速度的不同 10 运算器虽由许多部件组成，但核心部件是______。 A 算术逻辑运算单元 B 多路开关 C 数据总线D累加寄存器 11在浮点数编码表示中______在机器中不出现，是隐含的。 A. 阶码 B.符号 C 尾数 D 基数 A ．(7CD )16 B. ( 7D0)16 C. (7E0)16 D. 3. 下列数中最大的数是 _______ 。 A ．(10011001) 2 B. (227) 8 C. (98)16 4. ____ 表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里，普遍采用的字符编码是 A. BCD 码 B. 16 进制 C. 格雷码 6. 下列有关运算器的描述中， ______ 是正确的 A. 只做算术运算，不做逻辑运算 B. C. 能暂时存放运算结果 D. 7. EPROM 是指 ____ 。 A. 读写存储器 B. C. 可编程的只读存储器 D. 8. Intel80486 是 32位微处理器， Pentium 是A.16 B.32 C.48 D.64 9 .设］X ］补=1.XXX 3X 4,当满足 _________ ■寸，X > -1/2 成立。 A. X 1必须为1，X 2X 3X 4至少有一个为1 B. X 1必须为1 , X 2X 3X 4任意 C. X 1必须为0, X 2X 3X 4至少有一个为1 D. X 1必须为0, X 2X 3X 4任意 10. CPU 主要包括 _____ 。 A.控制器 B. 控制器、运算器、cache C.运算器和主存 D.控制器、ALU 和主存 11. 信息只用一条传输线 ,且采用脉冲传输的方式称为 _________ 。 A. 串行传输 B. 并行传输 C. 并串行传输 D. 分时传输 12. 以下四种类型指令中,执行时间最长的是 _________ 。 A. RR 型 B. RS 型 C. SS 型 D. 程序控制指令 13. 下列 _____ 属于应用软件。 A. 操作系统 B. 编译系统 C. 连接程序 D. 文本处理 14. 在主存和CPU 之间增加cache 存储器的目的是 _____ 。 A. 增加内存容量 B. 提高内存可靠性 C.解决CPU 和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速 度 15. 某单片机的系统程序,不允许用户在执行时改变,则可以选用 ____________ 作为存储芯 片。 A. SRAM B. 闪速存储器 C. cache D. 辅助存储器 16. 设变址寄存器为X ,形式地址为D, (X )表示寄存器X 的内容，这种寻址方式的有 效地址为 ______ 。 A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中,直接指出操作数本身的寻址方式,称为 ___________ 。 A. 隐含寻址 B. 立即寻址 C. 寄存器寻址 D. 直接寻址 18. 下述 I/O 控制方式中,主要由程序实现的是 ________ 。 7F0）16 D. （ 152）10 o D. ASC H 码 只做加法 既做算术运算，又做逻辑运算 只读存储器 光擦除可编程的只读存储器 位微处理器。 计算机组成原理试题 一、单项选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写在题干前面的括号内。） 1.为了缩短指令中某个地址段的位数，有效的方法是采取（C）。 A、立即寻址 B、变址寻址 C、间接寻址 D、寄存器寻址 2.某计算机字长是16位它的存储容量是64KB,按字编址,它们寻址范围是（C）。 A．64K B．32KB C．32K D．16KB 3.某一RAM芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是（C）。 A.21 B.17 C.19 D.20 4.指令系统中采用不同寻址方式的目的主要是(C)。 A.实现存储程序和程序控制 B.可以直接访问外存 C.缩短指令长度，扩大寻址空间，提高编程灵活性 D.提供扩展操作码的可能并降低指令译码难度 5.寄存器间接寻址方式中，操作数处在(B)。 A.通用寄存器 B.贮存单元 C.程序计数器 D.堆栈 6.RISC是(A)的简称。 A.精简指令系统计算机 B.大规模集成电路 C.复杂指令计算机 D.超大规模集成电路 7．CPU响应中断的时间是_C_____。 A．中断源提出请求；B．取指周期结束；C．执行周期结束；D．间址周期结束。8．常用的虚拟存储器寻址系统由____A__两级存储器组成。 A．主存－辅存；B．Cache－主存；C．Cache－辅存；D．主存—硬盘。 9．DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作__A____。 A．停止CPU访问主存；B．周期挪用；C．DMA与CPU交替访问；D．DMA。10．浮点数的表示范围和精度取决于__C____。 A．阶码的位数和尾数的机器数形式；B．阶码的机器数形式和尾数的位数； 计算机组成原理题集含答案 题库题目总数：293 第一章单选题 1、控制器、运算器和存储器合起来一般称为（主机）： I/O部件 内存储器 外存储器 主机 2、冯?诺依曼机工作方式的基本特点是（按地址访问并顺序执行指令）：按地址访问并顺序执行指令 精确结果处理 存储器按内部地址访问 自动工作 3、输入、输出设备以及辅助存储器一般统称为（外围设备）： I/O系统 外围设备 外存储器 执行部件 4、计算机硬件能直接识别和执行的语言是（机器语言）： 高级语言 汇编语言 机器语言 符号语言 判断题 5、若某计算机字代表一条指令或指令的一部分，则称数据字(错)。 6、若某计算机字是运算操作的对象，即代表要处理的数据，则称指令字（错）。 7、数字计算机的特点：数值由数字量（如二进制位）来表示，运算按位进行。（对） 8、模拟计算机的特点：数值由连续量来表示，运算过程是连续的。（对） 填空题 9、系统软件包括：服务程序、语言程序、（操作系统）、数据库管理系统。 10、计算机系统的发展按其核心部件采用器件技术来看经历了五代的变化，分别是（电子管）、（晶体管）、（集成电路）、（大规模集成电路）、（巨大规模集成电路）五个部分。 11、计算机系统是一个由硬件和软件组成的多级层次结构，这通常由（微程序级）、（一般机器级）、（操作系统级）、（汇编语言级）和（高级语言级）等组成，在每一级上都可以进行（程序设计）。 12、计算机的软件一般分为（系统软件）和（应用软件）两大部分。 13、计算机的硬件基本组成包括（控制器）、（运算器）、（存储器）、（输入设备）和（输出设备）五个部分。 简答题 14、什么是存储容量？什么是单元地址？ 存储器所有存储单元的总数称为存储器的存储容量。灭个存储单元都有编号，称为单元地址。 15、什么是外存？简述其功能。 外存：为了扩大存储容量，又不使成本有很大的提高，在计算机中还配备了存储容量更大的磁盘存储器和光盘存储器，称为外存储器，简称外存。外存可存储大量的信息，计算机需要使用时，再调入内存。 16、什么是内存？简述其功能。 内存：一般由半导体存储器构成，装在底版上，可直接和CPU交换信息的存储器称为内存储器，简称内存。用来存放经常使用的程序和数据。。 17、指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？ 取指周期中从内存读出的信息流是指令流，而在执行器周期中从内存读出的信息流是数据流。 18、什么是适配器？简述其功能。 适配器是外围设备与主机联系的桥梁，它的作用相当于一个转换器，使主机和外围设备并行协调的工作。 计算机组成原理试卷１ 一、选择题（共20分，每题1分） 1．CPU响应中断的时间是_ C _____。 A．中断源提出请求；B．取指周期结束；C．执行周期结束；D．间址周期结束。 2．下列说法中___c___是正确的。 A．加法指令的执行周期一定要访存；B．加法指令的执行周期一定不访存； C．指令的地址码给出存储器地址的加法指令，在执行周期一定访存； D．指令的地址码给出存储器地址的加法指令，在执行周期不一定访存。 3．垂直型微指令的特点是___c___。 A．微指令格式垂直表示；B．控制信号经过编码产生； C．采用微操作码；D．采用微指令码。 4．基址寻址方式中，操作数的有效地址是___A___。 A．基址寄存器内容加上形式地址（位移量）；B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址；D．寄存器内容加上形式地址。 5．常用的虚拟存储器寻址系统由____A__两级存储器组成。 A．主存－辅存；B．Cache－主存；C．Cache－辅存；D．主存—硬盘。 6．DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作__A____。 A．停止CPU访问主存；B．周期挪用；C．DMA与CPU交替访问；D．DMA。 7．在运算器中不包含___D___。 A．状态寄存器；B．数据总线；C．ALU；D．地址寄存器。 8．计算机操作的最小单位时间是__A____。 A．时钟周期；B．指令周期；C．CPU周期；D．中断周期。 9．用以指定待执行指令所在地址的是_C_____。 A．指令寄存器；B．数据计数器；C．程序计数器；pc D．累加器。 10．下列描述中____B__是正确的。 A．控制器能理解、解释并执行所有的指令及存储结果； B．一台计算机包括输入、输出、控制、存储及算逻运算五个单元； C．所有的数据运算都在CPU的控制器中完成； D．以上答案都正确。 11．总线通信中的同步控制是__B____。 A．只适合于CPU控制的方式；B．由统一时序控制的方式； C．只适合于外围设备控制的方式；D．只适合于主存。 12．一个16K×32位的存储器，其地址线和数据线的总和是B______。14+32=46 A．48；B．46；C．36；D．32。 13．某计算机字长是16位，它的存储容量是1MB，按字编址，它的寻址范围是A______。1mb/2b=1024kb/2b=512k A．512K；B．1M；C．512KB；D．1MB。 14．以下__B____是错误的。（输入输出4） A．中断服务程序可以是操作系统模块；B．中断向量就是中断服务程序的入口地址； C．中断向量法可以提高识别中断源的速度； D．软件查询法和硬件法都能找到中断服务程序的入口地址。 15．浮点数的表示范围和精度取决于__C____ 。 A．阶码的位数和尾数的机器数形式；B．阶码的机器数形式和尾数的位数； C．阶码的位数和尾数的位数；D．阶码的机器数形式和尾数的机器数形式。 计算机组成原理试题库集及答案 第一章计算机系统概论 1. 什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？ 解：P3 计算机系统：由计算机硬件系统和软件系统组成的综合体。 计算机硬件：指计算机中的电子线路和物理装置。 计算机软件：计算机运行所需的程序及相关资料。 硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。 5. 冯?诺依曼计算机的特点是什么？ 解：冯?诺依曼计算机的特点是：P8 计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成； 指令和数据以同同等地位存放于存储器内，并可以按地址访问； 指令和数据均用二进制表示； 指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置； 指令在存储器中顺序存放，通常自动顺序取出执行； 机器以运算器为中心（原始冯?诺依曼机）。 7. 解释下列概念： 主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。 解：P9-10 主机：是计算机硬件的主体部分，由CPU和主存储器MM合成为主机。 CPU：中央处理器，是计算机硬件的核心部件，由运算器和控制器组成；（早期的运算器和控制器不在同一芯片上，现在的CPU内除含有运算器和控制器外还集成了CACHE）。 主存：计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成。 存储单元：可存放一个机器字并具有特定存储地址的存储单位。 存储元件：存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取。 存储字：一个存储单元所存二进制代码的逻辑单位。 存储字长：一个存储单元所存二进制代码的位数。 存储容量：存储器中可存二进制代码的总量；（通常主、辅存容量分开描述）。 机器字长：指CPU一次能处理的二进制数据的位数，通常与CPU的寄存器位数有关。 指令字长：一条指令的二进制代码位数。 8. 解释下列英文缩写的中文含义： 计算机组成原理试题及答案 一、单项选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写在题干前面的括号内。） 1.若十进制数据为137.5则其八进制数为（B ）。 A、89.8 B、211.4 C、211.5 D、1011111.101 2.若x补=0.1101010，则x原=（A ）。 A、1.0010101 B、1.0010110 C、0.0010110 D、0.1101010 3.若采用双符号位，则发生正溢的特征是：双符号位为（B）。 A、00 B、01 C、10 D、11 4.原码乘法是（A ）。 A、先取操作数绝对值相乘，符号位单独处理 B、用原码表示操作数，然后直接相乘 C、被乘数用原码表示，乘数取绝对值，然后相乘 D、乘数用原码表示，被乘数取绝对值，然后相乘 5.为了缩短指令中某个地址段的位数，有效的方法是采取（C）。 A、立即寻址 B、变址寻址 C、间接寻址 D、寄存器寻址 6.下列数中，最小的数是（A）。 A．(101001)2B．(52)８C．(2B)16D．45 7.下列数中，最大的数是（D）。 A．(101001)2B．(52)８C．(2B)16D．45 8.下列数中，最小的数是（D）。 A．（111111）2B．（72）８C．（2F）16D．50 9.已知：X=－0.0011，Y= -0.0101。（X+Y）补= ( A)。 Ａ．１．１１００Ｂ．１．１０１０ Ｃ．１．０１０１Ｄ．１．１０００ 10.一个512KB的存储器,地址线和数据线的总和是（C ）。 A．17 B．19C．27D．36 11.某计算机字长是16位它的存储容量是64KB,按字编址,它们寻址范围是（C ）。 A．64K B．32KB C．32K D．16KB 12.某一RAM芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是（C ）。 A.21 B.17 C.19 D.20 12.计算机内存储器可以采用（A）。 A.RAM和ROM B.只有ROM C.只有RAM D.RAM和SAM 13.单地址指令中为了完成两个数的算术操作，除地址码指明的一个操作数外，另一个数常需采用( C) 。 A.堆栈寻址方式 B.立即寻址方式 C.隐含寻址方式 D.间接寻址方式 14.零地址运算指令在指令格式中不给出操作数地址，因此它的操作数来自(B)。 A.立即数和栈顶 B.栈顶和次栈顶 C.暂存器和栈顶 D.寄存器和内存单元 15.指令系统中采用不同寻址方式的目的主要是( C)。 A.实现存储程序和程序控制 B.可以直接访问外存 C.缩短指令长度，扩大寻址空间，提高编程灵活性 D.提供扩展操作码的可能并降低指令译码难度 16.用于对某个寄存器中操作数的寻址方式称为( C)寻址。 A.直接 B.间接 C.寄存器直接 D.寄存器间接 17.寄存器间接寻址方式中，操作数处在( B )。 A.通用寄存器 B.贮存单元 C.程序计数器 D.堆栈 18.RISC是(A)的简称。 A.精简指令系统计算机 B.大规模集成电路 计算机组成原理试题 一、选择题（共20分，每题1分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自____C__。 A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。 2．___C___可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。 3．所谓三总线结构的计算机是指_B_____。 A．地址线、数据线和控制线三组传输线。 B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。 4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是_____B_。 A．128K； B．64K； C．64KB； D．128KB。 5．主机与设备传送数据时，采用___A___，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。 6．在整数定点机中，下述第___B___种说法是正确的。 A．原码和反码不能表示-1，补码可以表示-1； B．三种机器数均可表示-1； C．三种机器数均可表示-1，且三种机器数的表示范围相同； D．三种机器数均不可表示-1。 7．变址寻址方式中，操作数的有效地址是___C___。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。 8．向量中断是___C___。 A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址 计算机组成原理习题及答案54686 概论 一、选择题： １．1946年研制成功的第一台电子数字计算机称为＿B＿。A.EDVAC B.ENIAC C.EVNAC D.EINAC 2.完整的计算机系统应包括__D_____.A..运算器、存储器、控制器 B.外部设备和主机 C.主机和存储器 D.配套的硬件和软件设备 3.计算机系统中的存储器系统是指__D____.A.RAM存储器 B.ROM存储器 C.内存储器 D.内存储器和外存储器 4.至今为止,计算机中的所有信息仍以二进制方式表示的理由是_C_____. A..节约元件 B.运算速度快 C.物理器件性能所致 D.信息处理方便 5.计算机硬件能直接执行的只有_B___. A.符号语言 B.机器语言 C.机器语言和汇编语言 D.汇编语言 二、填空题: 1.计算机的硬件包括__运算器_._控制器_._存储器_._输入设备_._输出设备__. 2.在计算机术语中,将运算器和控制器合在一起称为_CPU__,而将_CPU__和存储器合在一起称为__主机__. 3.计算机的软件一般分为两大类:一类叫_系统__软件,一类叫_应用__软件,其中,数据库管理系统属于_系统_软件,计算机辅助教学软件属于__应用___软件. 4.计算机系统中的存储器分为_内存储器_和_外存储器_.在CPU执行程序时,必须将指令存放在_内存储器__中. 5.输入、输出设备以及辅助存储器统称为_外部设备___. 6.计算机存储器的最小单位为__位___,1KB容量的存储器能够存储_1024*8__个这样的单位. 7.在计算机系统中,多个系统部件之间信息传送的公共通路称为__总线___,就其所传送的信息的性质而言,在公共通路上传送的信息包括_数据__、__地址__和__控制___信息. 三、衡量计算机性能的基本指标有哪些？ 答：1.基本字长 2.数据通路宽度 3.运算速度：包括CPU时钟频率和数据传输率 4.存储器的容量：包括主存储器的容量和外存储器的容量 5.外围设备及其性能 6.系统软件配置运算方法和运算器 一、选择题: 1.在机器数中,__B____的零的表示形式是唯一的. A.原码 B.补码 C.反码 D.原码和反码 3.若某数X的真值为-0.1010,在计算机中该数表示为1.0110,则该数所用的编码方法__B__码. A.原 B.补 C.反 D.移 4.运算器虽有许多部件组成,但核心部分是__B____. A.数据总路线 B.算术逻辑运算单元 C.多路开关 D.通用寄存器 5.在定点二进制运算器中,减法运算一般通过__D_____来实现. A.原码运算的二进制减法器 B.补码运算的二进制减法器 C.补码运算的十进制加法器 D.补码运算的二进制加法器 《计算机组成原理》试题 一、（共30分） 1.(10分) (1)将十进制数+107/128化成二进制数、八进制数和十六进制数（3分） (2)请回答什么是二--十进制编码?什么是有权码、什么是无权码、各举一个你熟悉的有权码和无权码的例子？（7分） 2.已知X=0.1101,Y=-0.0101,用原码一位乘法计算X*Y=?要求写出计算过程。(10分) 3.说明海明码能实现检错纠错的基本原理?为什么能发现并改正一位错、也能发现二位错，校验位和数据位在位数上应满足什么条件？（5分） 4.举例说明运算器中的ALU通常可以提供的至少5种运算功能?运算器中使用多累加器的好处是什么?乘商寄存器的基本功能是什么?(5分) 二、(共30分) 1.在设计指令系统时,通常应从哪4个方面考虑?(每个2分,共8分) 2.简要说明减法指令SUB R3,R2和子程序调用指令的执行步骤(每个4分，共8分) 3.在微程序的控制器中，通常有哪5种得到下一条指令地址的方式。(第个2分，共10分） 4.简要地说明组合逻辑控制器应由哪几个功能部件组成？(4分） 三、（共22分） 1.静态存储器和动态存储器器件的特性有哪些主要区别？各自主要应用在什么地方？（7分） 2.CACHE有哪3种基本映象方式，各自的主要特点是什么？衡量高速缓冲存储器（CACHE）性能的最重要的指标是什么？（10分） 3.使用阵列磁盘的目的是什么？阵列磁盘中的RAID0、RAID1、RAID4、RAID5各有什么样的容错能力？（5分） 四、（共18分） 1.比较程序控制方式、程序中断方式、直接存储器访问方式，在完成输入/输出操作时的优缺点。（9分） 2.比较针式、喷墨式、激光3类打印机各自的优缺点和主要应用场所。（9分） 答案 一、（共30分） 1.(10分) (1) (+107/128)10 = (+1101011/10000000)2 = (+0.1101011)2 = (+0.153)8 = (+6B)16 (2) 二-十进制码即8421码，即4个基2码位的权从高到低分别为8、4、2、1，使用基码的0000，0001，0010，……，1001这十种组合分别表示0至9这十个值。4位基二码之间满足二进制的规则，而十进制数位之间则满足十进制规则。 １ 一、选择题 1.假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校校 验的字符码是______。 A 11001011 B 11010110 C 11000001 D 11001001 2.8位定点字长的字，采用2的补码表示时，一个字所能表示的整 数范围是______。 A .–128 ~ +127 B. –127 ~ +127 C. –129 ~ +128 D.-128 ~ +128 3.下面浮点运算器的描述中正确的句子是：______。 a)浮点运算器可用阶码部件和尾数部件实现 b)阶码部件可实现加、减、乘、除四种运算 c)阶码部件只进行阶码相加、相减和比较操作 d)尾数部件只进行乘法和减法运算 4.某计算机字长16位，它的存贮容量是64KB，若按字编址，那 么它的寻址范围是______ A. 64K B. 32K C. 64KB D. 32 KB 5.双端口存储器在______情况下会发生读/写冲突。 a)左端口与右端口的地址码不同 b)左端口与右端口的地址码相同 c)左端口与右端口的数据码不同 d)左端口与右端口的数据码相同 6.寄存器间接寻址方式中，操作数处在______。 A. 通用寄存器 B. 主存单元 C. 程序计数器 D. 堆栈 7.微程序控制器中，机器指令与微指令的关系是______。 a)每一条机器指令由一条微指令来执行 b)每一条机器指令由一段微指令编写的微程序来解释执行 c)每一条机器指令组成的程序可由一条微指令来执行 d)一条微指令由若干条机器指令组 8.按其数据流的传递过程和控制节拍来看，阵列乘法器可认为是 ______。 a)全串行运算的乘法器 b)全并行运算的乘法器 c)串—并行运算的乘法器 d)并—串型运算的乘法器 9.由于CPU内部的操作速度较快，而CPU访问一次主存所花的时 间较长，因此机器周期通常用______来规定。 a)主存中读取一个指令字的最短时间 b)主存中读取一个数据字的最长时间 c)主存中写入一个数据字的平均时间 、下列描述中正确的是 A控制器能理解、解释并执行所有的指令及存储结果 B一台计算机包括输入、输出、控制、存储及算术逻辑运算五个部件 C所有的数据运算都在CPU的控制器中完成 D以上答案都正确 4、有一些计算机将一部分软件永恒的存于只读存储器中，称之为 A硬件 B软件 C固件 D辅助存储器 E以上都不对 5、输入、输出装置以及外接的辅助存储器称为（） A操作系统 B存储器 C主机 D外围设备 7、完整的计算机系统应包括（） A运算器、存储器、控制器 B外部设备和主机 C主机和实用程序 D配套的硬件设备和软件系统 8、计算机系统中的存储系统是指（） A .RAM存储器存储器 C.主存 D.主存和辅存 19、计算机的算术逻辑单元和控制单元合称为（） A. ALU B. UP C. CPU D. CAD 35、储存单元是指（） A.存放一个字节的所有存储集合 B.存放一个储存字的所有存储集合 C.存放一个二进制信息的存储集合 D.存放一条指令的存储集合 36、存储字是指（） A.存放在一个存储单元中的二进制代码组合 B.存放在一个存储单元中的二进制代码位数 C.存储单元的集合 D.机器指令 39、存放执行执行指令的寄存器是（） 有些计算机将一部分软件永恒地存于只读存储器中，称为（A） 15.计算机将存储，算逻辑运算和控制三个部分合称为（A),再加上（B）和（C）就组成了计算机硬件系统。 目前被广泛使用的计算机是（） A.数字计算机 B.模拟计算机 C.数字模拟混合式计算机 D.特殊用途计算机 9.个人计算机（PC）属于（）类计算机。 A.大型计算机 B.小型机 C.微型计算机 D.超级计算机、操作系统最早出现在第（A）代计算机上。 计算机使用总线结构便于增减外设，同时（） A.减少了信息传输量 B.提高了信息的传输速度 C.减少了信息传输线的条数 2.计算机使用总线结构的主要优点是便于实现积木化，缺点是（） A.地址信息，数据信息和控制信息不能同时出现 B.地址信息与数据信息不能同时出现 C.两种信息源的代码在总线中不能同时传送 5.在三中集合式总线控制中，（）方式响应时间最快。 A.链式查询 B.计数器定时查询 C.独立请求 8.三种集合式总线控制中，（）方式对电路故障最敏感的 A.链式查询 B.计数器定时查询 C.独立请求 13.在独立请求方式下，若有N个设备，则（） A.有一个总线请求信号和一个总线响应信号 B.有N个总线请求信号和N个总线响应信号 C.有一个总线请求信号和N个总线响应信号 14.在链式查询方式下，若有N个设备，则（） A.有N条总线请求线 B.无法确定有几条总线请求线 C.只有一条总线请求线 计算机组成原理试题及答案 一、选择题（每题3分，共36分） 1、下列数中最小的数是（）。B A （1010010）2 B （00101000）BCD C （512）8D（235）16 2、某机字长16位，采用定点整数表示，符号位为1位，尾数为15位，则可表示的最大正整数为（），最小负整数为（）。 A A +（215-1），-(215-1) B +(215-1),-（216-1） C +（214-1），-(215-1) D +(215-1), -(1-215) 3、运算器虽由许多部件组成，但核心部分是（） B A 数据总线 B 算术逻辑运算单元 C 多路开关 D 累加寄存器 4、在定点运算器中，无论采用双符号位还是采用单符号位，都必须要有溢出判断电路，它一般用（）来实现 C A 与非门 B 或非门 C 异或门 D 与或非门 5、立即寻址是指（） B A 指令中直接给出操作数地址 B 指令中直接给出操作数 C 指令中间接给出操作数 D 指令中间接给出操作数地址 6、输入输出指令的功能是（） C A 进行算术运算和逻辑运算 B 进行主存与CPU之间的数据传送 C 进行CPU与I/O设备之间的数据传送 D 改变程序执行的顺序 7、微程序控制器中，机器指令与微指令的关系是（） D A 一段机器指令组成的程序可由一条微指令来执行 B 一条微指令由若干条机器指令组成 C 每一条机器指令由一条微指令来执行 D 每一条机器指令由一段用微指令编成的微程序来解释执行 8、相对指令流水线方案和多指令周期方案，单指令周期方案的资源利用率和性价比（）A A 最低 B 居中 C 最高 D 都差不多 9、某一RAM芯片，其容量为1024×8位，除电源端和接地端外，连同片选和读/写信号该芯片引出腿的最小数目为（） B A 23 B 20 C 17 D 19 10、在主存和CPU之间增加Cache的目的是（）。 C A 扩大主存的容量 B 增加CPU中通用寄存器的数量 C 解决CPU和主存之间的速度匹配 D 代替CPU中寄存器工作 11、计算机系统的输入输出接口是（）之间的交接界面。 B A CPU与存储器 B 主机与外围设备 C 存储器与外围设备 D CPU与系统总线 12、在采用DMA方式的I/O系统中，其基本思想是在（）之间建立直接的数据通路。B A CPU与存储器 B 主机与外围设备 C 外设与外设 D CPU与主存 二、判断题（每题3分，共15分） 1、两个补码相加，只有在最高位都是1时有可能产生溢出。（×） 2、相对寻址方式中，操作数的有效地址等于程序计数器内容与偏移量之和（√） 3、指令是程序设计人员与计算机系统沟通的媒介，微指令是计算机指令和硬件电路建立联系的媒介。（√）计算机组成原理样题(无答案)
计算机组成原理考试题库
计算机组成原理试题及答案
计算机组成原理模拟试题
计算机组成原理试题及答案
计算机组成原理样卷及参考答案
计算机组成原理试题及答案
计算机组成原理试题库(含答案)
计算机组成原理试题及答案
计算机组成原理试题(DOC)
计算机组成原理试题库集及答案
计算机组成原理试卷及答案
(完整版)计算机组成原理期末考试试题及答案
计算机组成原理习题及答案54686word版本
计算机组成原理试题及答案
计算机组成原理试卷及答案
计算机组成原理题库
计算机组成原理试题及参考答案